Запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУбЛИК 11 С 11 4 НИЕ ИЗОБРЕТЕН ОП ТЕЛЬСТВУ У 15титут элек О.М.Лаврик Мыэгин, В.А но в,Неклю ССР 984 етельствоС 11/40,с ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ(57) Изобретение относится к вычислительной технике и может найти применение в интегральных запоминающихустройствах, Цель изобретения - повышение быстродействия устройства.Ноставленная цель достигается путемвведения в запоминающее устройствоформирователя опорного напряжения,состоящего из двух опорных транзисторов 38 и 39, опорного резистора 40,нагрузочных элементов 41 и 42 и двух1305 источников 43 и 44 тока с соответствующими связями, Параметры элементов источника второго опорного напряжения идентичны соответствующим параметрам элементов накопителя, что уменьшает 774разброс времени выборки. В результате появляется воэможность подачи наустройство сигналов выборки минимальной длительности. 2 ил.1Изобретение относится к микроэлектронике, может найти применениев интегральных запоминающих устройствах (ЗУ) для вычислительной техники и является усовершенствованиемизвестного устройства по авт, св.У 1256097,Целью изобретения является повышение быстродействия устройства.На фиг.1 представлена электрическая схема ЗУ с формирователем опорного напряжения; на фиг.2 - примерЗУ на основе тиристорных элементовпамяти с формирователем опорного напряжения на тиристоре.Предлагаемое устройство содержитматрицу элементов 1 памяти, соединенных в ш "строк шинами 2 и и столбцовразрядными шинами 3 и 4, управляющиетранзисторы 5, первую группу резисторов 6, адресные входы 7, шину 8 питания, первую 9 и вторую 10 группы усилительных транзисторов с выходами 11и 12 и управляющими входами 13 и 14устройства, первую группу нагрузочныхтранзисторов 15, вторую группу резисторов 16, шину 17 первого опорногонапряжения, группы с первой по тре тью переключающих транзисторов 18-20с адресными входами 21 разрядов устройства, источники 22-24 с первогопо третий тока разрядов, первую 25и вторую 26 группы диодов, вторуюгруппу нагрузочных транзисторов 27,третью группу резисторов 28, шины 29и 30 соответственно второго и третьего опорных напряжений, четвертуюгруппу переключающих транзисторов 31,четвертый источник 32 тока разрядови источники 33 тока строк, каждый изэлементов 1 памяти содержит первый 34и второй 35 запоминающие транзисторыи нагрузочные элементы 36 и 37, выполненные, например, на резисторах.ЗУ содержит формирователь опорногонапряжения, выполненный на первом 38 2и втором 39 опорных транзисторах,резисторе 40 смещения и третьем 41и четвертом 42 нагрузочных элементах,аналогичных нагрузочным элементам 365 и 37, а также источники 43 и 44.ЗУ (фиг.2) выполнено на тиристорных элементах памяти, в которых нагрузочные элементы 45 и 46 - р-и-ртранзисторы образуют соответственнос транзисторами 34 и 35 тиристоры, аисточник второго опорного напряжениявыполняется на транзисторах 38 и 39,резисторе 40 и нагрузочном элементе47, причем нагрузочный элемент 47р-и-р транзистор образует так же, каки в элементе памяти тиристор с транзистором 39,Устройство работает следующим образом.Выборка информации осуществляется обычным для ЗУ такого типа образом, В исходном состоянии из выхода7 вытекает ток, а на шине 2 поддерживается низкий потенциал. На входе 21низкий потенциал и транзисторы 18-20и 31 выключены. При этом диоды 25 и26 и транзистор 27 закрыты. Потенциалы на шинах 3 и 4,равны и поддерживаются на высоком уровне транзистором15. При выборке элемента 1 памяти токиэ входа 7 выключается, через эмиттерный повторитель на транзисторе 5на шину 2 поступает положительныйимпульс напряжения, а в результате 35 подачи импульса напряжения на вход21, в шины 3 и 4 через транзисторы 18и 19 поступают разрядные токи 1приблизительно равные токам, задаваемыми источниками 22 и 23, Одновременно включается: транзистор 20 и егоколлекторный ток, протекающий черезрезистор 16, приводит к снижению потенциала на базе транзистора 15. Врезультате транзистор 15 закрывается,начинается процесс разрядки емкостей разрядных шин С, токами этих1305774 4К и Р - сопротивление резистора 6 и5 55резистора 36 соответственно.Величина Б определяется уравнегнием Б эь 5 Пдгб У где Е шин 1 , и потенциалы на этих шинах понижаются. При выборке включается также транзистор 31, его коллекторный ток протекает через резистор 28 и понижает потенциал на коллекторе транзистора 31. В результате диоды 25 и 26 отпираются, часть тока 1 через эти диоды поступает в шины 3 и 4, ускоряя процесс разряда емкостей С р, и соответственно увеличи вается быстродействие устройства, По окончании процесса разряда емкости шины 4 отпирается эмиттерный переход транзистора 35, диод 26 закрывается, а транзистор 27 открывается и ток 1 15 отводится в транзистор 27. Для обеспечения этого режима величины Е, на шине 29 выбирается из уравнения 2 ОП 2 6221 ф 6 РМ Э 6 Э 55 о 26 напряжения на прямо смещенном эмиттерном переходе транзисторов 27, 35 и диода 26 соответственно, а У; - потенциал базы транзистора 35 в режиме выборки, Поскольку это условие 25 определяет момент отвода тока из шины 4 в транзистор 27, отклонение от него, обусловленное технологическим разбросом величин, приводит к технологическому разбросу времени считы вания. Транзистор 38 работает в активном режиме, а транзистор 39 - в режиме насыщения, т.е, аналогично режимам работы транзисторов 5 и 35 соответственно. 35Пусть нагрузочные элементы 36 и 37 и соответственно 41 и 42 выполнены в виде резисторов. Величина Б1 (фиг,1) определяется уравнением 401 +1 1П =Е- 5-К -П --- -5 --- К1 и В +1 5 555 1 + В /5 56- величина напряжения источника 8 питания;- ток питания строки, задаваемый источником 33 тока;14 15Б =Е ---- К 40-Ц ------ Кг и В +1 ээв 1+В /8ЭВ 55 55 где 1 и 1 - токи источников 43 и 44соответственно;К и К - сопротивления резисто 4 о 41ров 40 и нагрузочногоэлемента 41,Если 1 = 1, Р, = К = К., тоБ = БЭ . Кроме того, если 1 = 1. иК = К и относительный разброс номионалов резисторов величин Б 5 и Втранзисторов, расположенных на одном,кристалле, незначителен, то У, = Бс высокой точностью,Формула изобретения Запоминающее устройство по авт. св, В 1256097, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введен формирователь опорного напряжения, состоящий из двух опорных транзисторов, резистора смещения,нагрузочных элементов и двух источников тока, первые выводы которых подключены к шине нулевого потенциала устройства, а вторые - к эмиттерам первого и второго опорных транзисторов соответственно, коллектор первого опорного транзистора соединен с шиной питания устройства и с первым выводом резистора смещения, второй вывод которого соединен с базой первого опорного транзистора, эмиттер которого соединен с первыми выводами нагрузочных элементов, вторые выводы которых соединены с коллектором и базой второго опорного транзистора соответственно, эмиттер которого подключен к шине второго опорного напряжения устройства.изводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Тираж 590сударственноам изобретенква, Ж, Р Подписноо комитета СССРй и открытийушсхая наб д. 4/5