Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК130 9 1 19 68 4 9/00 ВСсЕН 13Ъй 1 НцТ 1; Гайдуков, Пресняков тво СССР/00, 1985.ИНАЮЩЕЕ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗ ВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к средствам накопления и хранения информации и может использоваться в системах управления и обработки данных. Цель изобретения состоит в расширении области применения устройства за счет последовательно-кольцевой записи информации из массивов произвольного объема. Адрес ячейки любого массива образуется путем сложения на втором сумматоре содержимого младших разрядов счетчика и результата произведения двух чисел: коэффициента пересчета и частичной суммы с первого сумматора, 2 ил.Изобретение относится к вычислительной технике и может быть использовано в буферных запоминающих устройствах систем ввода и обработки информации многоканальных измерительных комплексов.Цель изобретения - расширение области применения устройства за счет последовательно-кольцевой записи информации из массивов произвольного объема,На чертеже приведена структурная схема предлагаемого устройства (механизм считывания информации из массивов буфера не показан).Устройство содержит счетчик 1, триггер 2 элемент И 3, первый регистр 4 сдвига, второй регистр 5 сдвига, группу элементов И 6, первый элемент 7 задержки, второй элемент 8 задержки, третий элемент 9 задержки, первый сумматор 10, накопитель 11, регистр 12, умножитель 13, второй сумматор 14, первый 15, второй 16, третий 17 входы устройства.Устройство работает следующим образом.Перед началом очередного цикла работы устройства регистр 5 сдвига находится в состоянии 0,0. На выходе триггера 2 имеется запрещающий потенциал, препятствующий прохождению через элемент И 3 тактовых импульсов с третьего входа 17 устройства.Очередной цикл начинается с поступления очередного синхроимпульса по первому входу 15 устройства и соответствующего ему очередного сообщения по второму входу 16 устройства.Синхроимпульс учитывается счетчиком 1 и взводит триггер 2, в результате чего на выходе последнего образуется разрешающий потенциал, поступающий на второй вход элемента И 3.В дальнейшем работа устройства происходит в несколько тактов.Такт 1 начинается с момента появления на выходе элемента И 3 первого тактового импульса в цикле. Тактовый импульс воздействует на управляющий вход накопителя 11, в результате чего в последнем запускается циклограмма режима Запись. Поскольку регистр 5 сдвига находится в состоянии 00 и на выходах всех элементов И 6. - О, то результатом суммирования на первом сумматоре 10 и умножения на умножителе 13 будет константа О, Поэтому результатом суммирования на втором сумматоре 14, а следовательно, и адресом памяти является состояние младших разрядов счетчика 1. По этому адресу в память записывается измерение, содержащееся в той части регистра 4 сдвига, которая соединена с информационным входом накопителя 11.Спустя время , (большее, чем время записи измерения в память) тактовый им 5 10 15 20 25 30 35 40 45 50 55 пульс появляется на выходе элемента 7 задержки, в результате чего, во-первых, производится групповой сдвиг в регистре 4 сдвига и в той его части, которая соединена с накопителем 11, фиксируется второе измерение сообщения, во-вторых, осуществляется сдвиг на один разряд влево содержимого регистра 5 сдвига. Однако, поскольку этот регистр находился в состоянии 00, то после воздействия импульса сдвига состояние его не меняется.Спустя время , с начала цикла (Ср 1,) тактовый импульс появляется на выходе элемента 8 задержки, в результате чего в правый (младший) разряд регистра 5 сдвига заносится 1 и регистр принимает состояние 001. В соответствии с его состоянием через соответствующий элемент И 6 транслируется состояние правого (младшего) из старших разрядов счетчика 1 на соответствующий вход первого сумматора 10, Поскольку первым слагаемым для сумматора 10 стало число ООЬ а вторым - число 001, то на выходе сумматора 10 образуется результат, отличный от нуля. Этот результат умножается на коэффициент пересчета у множителем 13, Произведение с выхода последнего, складывающееся с состоянием младших разрядов счетчика 1 - числом а аобразует адрес из второго массива памяти, по которому следует записать второе измерение с регистра 4 сдвига. На этом первый такт функционирования устройства кончается. Обозначив символами А - состояние младших разрядов, В - старших разрядов счетчика 1, С - содержимое регистра 12, Д - состояние регистра 5 сдвига, последовательность действий устройства выражается как (В + Д) хС+ А.Такт 2 начинается с момента появления на выходе элемента И 3 второго тактового импульса, в результате чего в накопитель 11 по адресу 0,.01) + (ООЬ)х хС + (ат а ) записывается второе измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержки производится групповой сдвиг в регистре 4 сдвига (и на той его части, которая сопрягается с накопителем 11, фиксируется третье измерение) и сдвиг в регистре 5 сдвига, который принимает состояние Д = 0010. Однако, спустя время 1, -1 появляется сигнал на выходе элемента 8 задержки и состояние регистра 5 сдвига становится Д = 0011. В соответствии с его состоянием через соответствующие элементы И 6 транслируются значения первого и второго правых из старших разрядов счетчика 1 на соответствующие входы первого сумматора10, образующие В = ООЬ,ьВ результате выполнения (ООЬ,Ь,) + + (0011)1 х С+ (аа,) образуется адрес ячейки третьего массива, в который1304079 Формула изобретения Составитель В. ГордоноваРедактор И. Каса рда Техред И. Верес Корректор М. ПожоЗаказ 1316/52 Тираж 590 ПодписноеВНИИПИ Государственного комитета СССР по делам изобьстений и открытий113035, Москва, Ж - 35, Раусиская наб., д. 4,5Производствеььно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3следует записать третье измерение с регистра 4 сдвига.На этом второй такт функционирования устройства кончается. Последующие такты работы устройства аналогичны.Перед началом последнего такта в регистре 4 сдвига содержится последнее измерение, а на выходе второго сумматора 14 сформирован адрес ячейки последнего мас- сива Последний такт начинается с момента появления на выходе элемента И 3 последнего тактового импульса в цикле. В результате воздействия этого импульса в накопитель 11 записывается последнее измерение с регистра 4 сдвига.Появление сигнала на выходе элемента 7 задержки приводит к групповому сдвигу информации в регистре 4 (после чего регистр полностью очишается и при нимает состояние 00) и сдвигу в регистре 5, который принимает состояние 110. Спустя время юг, в результате действия сигнала с выхода элемента 8 задержки состояние регистра восстанавливается - 11. Однако, через время Ь 1 =з - (ьт + + юг - 1, ), где 1, - период поступления тактовых импульсов с выхода элемента И 3, появляется сигнал на выходе элемента 9 задержки, в результате действия которого регистр 5 сдвига принимает исходное состояние 00, а триггер 2 переводится в состояние с запрещающим потенциалом на выходе.На этом кончается последний такт и соответственно цикл работы устройства по обслуживанию поступившего сообщения.Время задержки 1, выбирается большим, чем 1 т+ ( сг - 1 ь ) поскольку потенциал 1 на выходе левого (старшего) разряда регистра 5 сдвига появляется в предпоследнем такте.Предлагаемое устройство позволяет осуществить последовательно-кольцевую запись информации в массивы памяти, младший из которых может иметь произвольный объем. Реализация устройства проста и может быть выполнена незначительным коли 5 1 О 15 20 25 зо 35 4 О чеством интегральных микросхем среднейстепени интеграции. Буферное запоминающее устройство, содержащее счетчик, накопитель, триггер, элемент И, группу элементов И, первый сумматор, первый и второй регистры сдвига, первый, второй и третий элементы задержки, причем первый вход триггера соединен с входом счетчика и является первым входом устройства, первый. вход первого регистра сдвига является вторым входом устройства, а первый вход элемента И является третьим входом устройства, второй вход элемента И соединен с выходом триггера, а выход - с входами первого и второго элементов задержки и с управляющиьм входом накопителя, информационный вход которого соединен с выходом первого регистра сдвига, второй вход которого соединен с выходом первого элемента задержки, и с первым входом второго регистра сдвига, второй вход которого соединен с выходом второго элемента задержки, а третий вход соединен с вторым входом триггера и с выходом третьего элемента задержки, вход которого соединен с выходом старшего разряда второго регистра сдвига, одни выходы которого соединены с соответствуюшими входами первого сумматора и с первыми входами соответствуюших элементов И группы, вторые входы которых соединены с соответствующими выходами счетчика, а выходы соединены с соответствующими входами первого сумматора, отличающееся тем, что, с целью расширения области применения устройства за счет последовательно-кольцевой записи информации из массивов произвольного объема, в состав устройства введены второй сумматор, умножитель и регистр, выход которого соединен с первым входом умножителя, второй вход которого соединен с выходом первого сумматора, а выход соединен с первым входом второго сумматора, второй вход которого соединен с выходом счетчика, а выход соединен с адресным входом накопителя.