Запоминающее устройство с автономнымконтролем

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскмкСоциалмсткческкаРеслубликКиевский ордена Ленина политехническийм. 50-летия Великой Октябрьской социалистичес нститути революции 71) Заявитель УСТРОЙСТВО С АВТОНОМОНТРОЛЕМ) д.( СФ1 гчв РС 11 А,1 Изобретение относится к запоминающим устройствам.Известно запоминающее устройство (ЗУ) с автономным контролем, содержащее накопитель, регистр адреса, блоки кодирования и декодирования, связанные с накопителем, входной и выходной регистры, схему равенства кодов, элементы ИЛИ, которое позволяет работать с накопителем, в ячейках которых имеютоя отказы, а также исправлять ошибки, возникаюшие вследствие неисправностей в накопителях 1) .Однако известное устройство имеет невысокую скорость работы.Наиболее близким техническим решением к предлагаемому является ЗУ с самоконтролем, соде ржашее накопитель, подключенный к регистру адреса, первому регистру числа и ко второму регистру числа, блок анализа, соединенный с первым регистром числа, второй регистр числа, который вместе с первым регистром числа через группу схем ИЛИ подключены к накопителю, преобразователи кодов, управляющие входы которых подключены к выходу первого блока контроля, а выход первого и вход второго преобразователей кодов соедине 2 Б 11 БЛВ 01 СКАны соответственно со входом и выходом первого регистра числа, один из выходов которого вместе с выходом первого регистра числа, один из выходов которого вместе с выходом второго регистра числа подключены к первому блоку контроля, третий регистр числа, соединенный со входом первого регистра числа и вторым входом первого преобразователя кодов, второй блок контроля, ко входам которого подключены выходы первого регистра числа и второго преобразователя кодов, а выходы соединены с третьим регистром числа и блоком коррекции, который подключен к третьему регистру числа 2.ФНедостатками этого устройства являются значительные аппаратурные затраты и 5 низкое быстродействие.Цель изобретения - упрощение устройства, повышение его быстродействия и надежности.Указанная цель достигается тем, что запоминающее устройство с автономным контролем, содержашее накопитель, регистр адреса, регистры числа, преобразователи кодов, блок контроля, элементы ИЛИ и блок управления, причем адресный вход накопителя подключен к выходу регистра адреса, выход - к первому входу первого и входу второго регистров числа, первые выходы которых соединены с одними из входов элементов ИЛИ, второй вход первого регистра числа подключен к выходу первого преобразователя кодов, вторые выходы первого и второго регистров числа соединены соответственно с первыми входами второго преобразователя кодов и блока контроля, второй вход которого подключен ко второму выходу второго регистра числа, первый выход, третьего регистра числа соединен с первым входом первого преобразователя кодов, вторые входы преобразователей кодов подключены к выходу блока контроля, управляющие входы регистра адреса, накопителя, регистров числа и блока контроля подключены к одним из выходов блока управления, одни из входов которого соединены с управляющими выходами первого и второго регистров числа, содержит схему сравнения, входы которой подключены соответственно ко вторым выходам первого и третьего регистров числа, а выход соединен с третьим входом первого регистра числа, третий выход которого соединен с первым входом третьего регистра числа, второй вход которого подключен к выходу второго преобразователя кодов, а второй выход - к другим входам элементов ИЛИ, выходы которых соединены с информационными входами накопителя, управляющие вход и выход схемы сравнения подключены соответственно к другим выходу и входу блока управления.На чертеже приведена структурная схема предлагаемого устройства.Устройство содержит накопитель 1, каждая ячейка которого имеет маркерный разряд и определенное число дополнительных разрядов. К адресному входу 2 накопителя 1 подключен регистр 3 адреса со входом 4, Информационный выход 5 накопителя 1 соединен с первым входом первого регистра 6 числа и входом второго регистра 7 числа. Первые выходы регистров 6 и 7 подключены к одним из входов элементов ИЛИ 8. Устройство содержит также третий регистр 9 числа, имеющие выход 10 и вход 11, являющиеся соответственно выходом и входом устройства, первый 12 и второй 13 преобразователи кодов, блок 14 контроля, схему 15 сравнения и блок 16 управления. Второй вход регистра 6 подключен к выходу преобразователя 12. Вторые выходы регистров 6 и 7 соединены соответственно с первыми входами преобразователя 13 и блока 14 контроля, второй вход которого подключен ко второму входу регистра 7.Первый выход регистра 9 соединен с первым входом преобразователя 12. Вторые входы преобразователей 12 и 13 подключены к выходу блока 14 контроля. Входы схемы 15 сравнения подключены соответственно ко вторым выходам регистров 6 и 9, а выход соединен с третьим входом регистра 6, третий выход которого соединен с первым входом регистра 9, второй вход которого подключен к выходу преобразователя 13, а второй выход - к другим входам элементовИЛИ 8, выходы которых соединены с информационными входами накопителя 1. Управляющие вход и выход схемы 15 сравнения подключены к соответствующим выходу и входу блока 16 управления,Устройство работает следующим образом.10 Обрашение к ячейке накопителя 1 осуществляется по адресу, записанному в регистре 3 адреса. При записи число из регистра 9 поступает в ячейку накопителя 1 через элементы ИЛИ 8. Затем осуществляется считывание этого числа и через информационный выход 5 накопителя 1 оно поступает на регистры 6 и 7. Схема 15 сравнения осуществляет сравнение записываемого числа и вновь считанного. Если имеет место равенство, то все разряды ячейки на копителя 1 исправны и запись на этом завершается. Если же имеет место неравенство, то по сигналу со схемы 15 сравнения в маркерный разряд регистра 6 записывается О. Обозначается: логическая 1 в маркерном разряде означает, что ячейка ис-правна; О - в ячейке имеются отказавшие разряды. Первоначально во всех маркерных разрядах ячеек накопителя 1 записана 1.Запись О в маркерный разряд регистра 6 означает, что ячейка, к которой осуществляется обращение, содержит отказавшие разряды. В этом случае необходимо определить номера отказавших разрядов с тем, чтобы записать информацию в оставшихся исправные основные и дополнитель 35 ные разряды, т. е. выполнить развертку числа. При считывании развернутого числа из отказавшей ячейки оно выбрано из исправных разрядов этой ячейки, т. е. выполняется свертка числа.Итак, записываемое число, находящееся 40 на регистре 9 должно быть развернуто изаписано в исправные разряды, Для этого из регистра 7 в отказавшую ячейку накопителя 1 через элементы ИЛИ 8 записывают обратный код считанного числа и считыва нием его на этот же регистр 7. Таким образом, на регистрах 6 и. 7 находятся соответственно прямой и обратный коды числа, Блок 14 по совпадению содержимого одноименного разрядов регистров 6 и 7 определяет отказавшие разряды ячейки на копителя 1 и запоминает номера позиций отказавших разрядов. Преобразователь 12 запрещает запись информации в разряды регистра 6, соответствующие отказавшим разрядам ячейки накопителя 1, обеспечивая развертку правильного числа из регистра 9 по разрядам регистра 6, которым соответствуют исправные разряды ячейки.Допустим, что в регистре 9 находится число 110010, которое необходимо записать внакопитель 1 по некоторому адресу, заданному в регистре 3 адреса. Осуществляется запись и считывание на регистры 6 и 7. Пусть 2-й и 4-й разряды отказывают, тогда при считывании на регистрах 6 и 7 находится число001110001876543210(разряды 7 и 8 - дополнительные, разряд 0- маркерный, отказавшие разряды подчеркнуты).Схема 15 сравнения сравнивает код 110010 с кодом 111000. Поскольку коды неравны, блоком 15 в маркерный разряд (О-й) регистра 6 записывается 0.После записи-чтения обратного кода считанного числа на регистр 7 поступает число 110011010, которое сравнивается с содержимым регистра 6. Блок 14 определяет, что 2-й и 4-й разряды отказывают, При передаче числа 110010 с регистра 9 через преобразователь 12 на регистр 6 поступает число 1100 в 1 в. В разряды 2-й и 4-й, считая справа налево информация не поступает,а сдвигается в исправные заполненные разряды. Вместе с маркерным разрядом это число записывается в накопитель 1.При считывании число из накопителя 1 поступает на регистры 6 и 7. Маркерный разряд регистра 6 анализируется блоком 16. Если в маркерном разряде записана 1, то это означает, что ячейка накопителя 1 исправна, и число с регистра 6 поступает на регистр 9, которое затем может быть выдано на выход 10. Если же в маркерном разряде записан 0, то производится запись обратного кода считанного числа из регистра 7 в отказавшую ячейку через элементы ИЛИ 8 и последующее чтение его на этот же регистр 7. Отказавшие разряды ячейки определяются блоком 14. Преобразователь 13 выбирает число из разрядов регистра 6, соответствующих исправным разрядам ячейки, т. е. осуществляет свертку числа.Допускается, что обращение происходит к указанной отказавшей ячейке. При этом на регистр 6 поступает число 110011000. О в нулевом разряде указывает, что в ячейке имеются отказавшие разряды. После записи-чтения обратного кода считанного числа на регистр 7 поступает число 001110011 и блок 14 определяет,что 2-й и 4-й разряды отказывают. При передаче числа 110011000 из регистра 6 через преобразователь 13 в регистр 9 поступает свернутое число 110010, которое выдается на выход 10,Таким образом, по сравнению с известным ЗУ при записи каждый.раз проверяется состояние ячейки накопителя 1, т. е, осуществляется динамический контроль (в процессе работы). В известном ЗУ исправность или неисправность ячеек определяется статически (до начала работы). Введение в предлагаемое устройство схемы 15 сравнения позволяет увеличить скорость записи, если направление отказа некоторого разряда ячейки совпадает с направлением записываемой в него информации и ячейка определяется как исправная. Таким образом, при считывании такого числа увеличивается быстродействие, поскольку в этом случае код с регистра 6 непосредственно поступает на регистр 9. юФормула изобретенияЗапоминающее устройство с автономнымконтролем, содержащее накопитель, регистрадреса, регистры числа, преобразователикодов, блок контроля, элементы ИЛИ и блокуправления, причем адресный вход накопителя подключен к выходу регистра адреса,выход - к первому входу первого и входувторого регистров числа, первые, выходы ко 20 торых соединены с одними из входов элементов ИЛИ, второй вход первого регистрачисла подключен к выходу первого преобразователя кодов, вторые выходы первогои второго регистровчисла соединены соответственно с первыми входами второго преобразователя кодов и блока контроля, второй вход которого подключен ко второмувыходу второго регистра числа, первыйвыход третьего регистра числа соединен спервым входом первого преобразователя коЗо дов, вторые входы преобразователей кодовподключены к выходу блока контроля, управляющие входы регистра адреса, накопителя, регистров числа и блока контроляподключены к одним из выходов блока управления, одни из входов которого соеди 35 иены с управляющими выходами первого ивторого регистров числа, отличающеесятем, что, с целью упрощения устройства,оно содержит схему сравнения, входы которой подключены соответственно ко вторымвыходам первого и третьего регистров числа, а выход соединен с третьим входом первого регистра числа, третий выход которогосоединен с первым входом третьего регистра числа, второй вход которого подключенк выходу второго преобразователя кодов,45 а второй выход - к другим входам элементов ИЛИ, выходы которых соединены с информационными входами накопителя, управляющие вход и выход схемы сравненияподключены соответственно к другим выходу и входу блока управления.50 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР443413, кл, 6 11 С 29/00, 193,2. Авторское свидетельство СССР504249, кл. б 11 С 29/00, 1975 (прототип).Составитель В. Руа Техред А. БойкасТираж 645ВНИИПИ Государственного копо делам изобретений и113035, Москва, Ж - 35, Раушскнапал ППП Патент, г. Ужгород Редактор В. МатюхинЗаказ 5120/69 мнтета С открытий ая наб., ул. Пр Корректор Г, Назаро ПодписноеССР 4/5 ктная, 4