Устройство для восстановления информациив блоках памяти

ОП ИСАНИЕИЗЬБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскмкСоцмалмстмческмкРеспубликОпубликовано 23.07.81. Бюллетень27 по делам изобретений и открытийДата опубликования описания 28.07.81(72) Автор изобретен Б. В. Барашенко 1) Заявите СТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯИНФОРМАЦИИ В БЛОКАХ ПАМЯТИ(54 в,е О Изобретение относится к вычислительной технике и предназначено для использования в динамических запоминающих устройствах (ЗУ) на МДП-транзисторах.Известны устройства для восстановления информации, которые используют адресный принцип управления регенерацией информации и обеспечивают принудительную регенерацию с запретом доступа внешних устройств к ЗУ. Эти устройства довольно сло ны. Устройства содержат блок счетчико количество которых равно количеству адр сов строк, необходимых для управления регенерацией 1 и 2,Однако при количестве строк динамических ЗУ до 128 и более практическая реализация устройств представляет значительные трудности.Наиболее близким по технической сущности к предлагаемому является устройство для восстановления информации. Это устройство содержит счетчик адресов, коммутатор, дешифратор, блок памяти, элемент И 3Недостатком устройства является большое количество выходов блока памяти, а также рост их числа с увеличением количества адресов строк ЗУ, используемых для регенерации информации, что обусловлено использованием параллельного доступа к запоминающим элементам блока памяти для определения их состояния. Кроме того, это накладывает определенные схемо-топологические ограничения при реализации на БИС,Цель изобретения - упрощение устройства и повышение его надежности,Поставленная цель достигается тем, что в устройство для восстановления информации в блоках памяти, содержащее накопитель, адресные входы которого соединены с выходами коммутатора адреса и выходной адресной шиной, а входы коммутатора адреса соединены с выходами счетчика адреса и первым выходом блока управления, второй выход которого соединен с входом счетчика адреса, введен счетчик количества выбранных строк, информационный вход которого соединен с выходом накопителя, управляющие входы - с третьим и четвертым выходами блока управления, а выход счетчика количества выбранных строк соединен с входом блока управления, пятый и шестой выходы которого соединены соответственнос входом обращения и входом числа накопителя.На чертеже представлена структурная схема устройства.Устройство содержит накопитель 1, счетчик 2 количества выбранных строк, блок 3 управления, счетчик 4 адреса, коммутатор 5 адреса, входную адресную шину 6, выходную адресную шину 7, шину 8 разрешения обращения, шину 9 синхронизации, шину обра щения.Накопитель управляется как одноразряд- "0 ное оперативное ЗУ по числовому, адресному входам и входу обращения.Информационная емкость одноразрядного блока памяти равна количеству строк (столбцов) матрицы памяти БИС, состав ляющих блок памяти, в котором производится регенерация информации.Накопитель обладает внутренней регенерацией информации.Работа устройства начинается с момен та подачи синхронизирующих импульсов на шину 9 синхронизации. При этом блок 3 управления производит формирование адресов строк счетчика 4 адреса подачей запускающих импульсов на его вход. Адреса строк через открытый для счетчика 4 адресный коммутатор 5 поступают на адресные входы накопителя 1, на числовой вход которого подается сигнал логической 1, а на вход обращения - признак записи от блока 3 управления. ЗоВ результате перечисленных воздействий в накопитель 1 по всем адресам записываются сигналы логической 1. После окончания заполнения накопителя 1 блоком 3 управления производится установка счетчика 2 в начальное состояние. Во внешнее устройство по шине 8 разрешения обращения выдается сигнал разрешения обращения к внешнему блоку памяти (не указан), в котором производится адресная регенерация информации, а на управляющий вход счетчика 2 40 подается сигнал, переводящий счетчик 2 в режим суммирования сигналов 1. Работа с внешними устройствами определяется сигналом обращения, который может приходить на шину 10 обращения при наличии сигнала разрешения обращения на шине 8, приходя щего одновременно с синхронизирующими импульсами. При наличии сигнала обращения к накопителю 1 на шине обращения 10 через адресный коммутатор 5 на выходные адресные шины 7 пропускается код адреса50 внешнего устройства, поступающего по входным адресным шинам 6, а при отсутствии сигнала обращения - код адреса счетчика 4 адреса.В последнем случае блок 3 управления запускает счетчик 4 адреса для образования55 следующего значения кола адреса после передачи адреса на выходные адресные шины 7 и, следовательно, адресные входы накопителя 1.Накопитель 1 работает в процессе функционирования устройства в режиме Считывание-Запись, т.е. в каждом периоде синхронизирующих импульсов производится считывание информации накопителя 1 на его числовой выход и последующая запись информации, подаваемая на его числовой вход от блока 3 управления по адресу, установившемуся на адресных входах накопителя 1.Устройство работает циклически. В течение первого цикла из накопителясчитываются сигналы 1, а записываются сигналы 0. Количество считываемых сигналовподсчитывается счетчиком 2, который выдает сигнал переполнения в блок 3 управления в том случае, если происходит обращение к накопителю 1, что соответствует выборке каждой из строк (столбцов) внешнего блока памяти, в котором производится адресная регенерация информации хотя бы один раз.Если к концу интервала времени - "ф-, где Т - допустимое время хранения информации в ЗУ, сигнал переполнения от счетчика 2 в блок 3 управления не поступает, то на шину разрешения обращения 8 выдается сигнал запрещения обращения к ЗУ и производится последовательное образование адресов строк (столбцов) с помощью счетчика 4 адреса до получения сигнала переполнения от счетчика 2, после этого выдается сигнал разрешения и обращения на шину 8.После окончания интервала времени "й производится сброс счетчика 2 в начальное состояние и перевод его работы в режим суммирования сигналов 0 сигналами от блока 3 управления. Одновременно на числовой вход накопителя 1 подается сигнал 1 Первый цикл работы устройства заканчивается, При этом накопитель 1 оказывается заполненным сигналами 0.Второй цикл работы устройства происходит аналогично рассмотренному и отличается от первого тем, что накопитель 1 в процессе функционирования заполняется сигналами 1.В дальнейшем рассмотренные циклы чередуются.Таким образом, в устройстве опрос состояния запоминающих элементов происходит последовательно с накоплением результата в счетчике 2. Это позволяет существенно сократить количество выходов блока памяти, снять ограничения на его внутренню структуру, т.е. значительно упростить реализацию устройства. Формула изобретенияУстройство для восстановления информации в блоках памяти, содержащее накопи849297 Составитель Л. АмусьеТехред А, БойкасТираж 645ПИ Государственного комитетаделам изобретений и откры Москва, Ж - 35, Раушская на П Патент, г. Ужгород, ул. ваКорректор М. ШаровПодписное едактор Г. Волковааказ 6102/67ВНИИ СССРийд. 4/5Проектная, 4 113035,илиал П тель, адресные входы которого соединены с выходами коммутатора адреса и выходной адресной шиной, а входы коммутатора адреса соединены с выходами счетчика адреса и первым выходом блока управления, второй выход которого соединен с входом счетчика адреса, отличающееся тем, что, с целью упрощения устройства и повышения его надежности, в него введен счетчик количества выбранных строк, информационный вход которого соединен с выходом накопителя, управляющие входы - с третьим "0 и четвертым выходами блока управления,а выход счетчика количества выбранныхстрок соединен с входом блока управления,пятый и шестой выходы которого соединенысоответственно с входом обращения и входом числа накопителя.Источники информации,принятые во внимание при экспертизе -1. Авторское свидетельство СССР506908, кл. б 11 С 7/00, 1976.2. Авторское свидетельство СССР514346, кл. б 11 С 21/00, 1976.3. Патент США3737879, кл. 340 в 173 К1973,