Постоянное запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветеиикСоциалистическихРеспублик 11349303.327бб (088,8) Дата опубликования описания 25,07,81(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ нформа упюченыНедоста ляется его больших ма личество з Изобретение относится к вычислительной технике и может быть исполь.зовано в запоминаюпзх устройствахЦВМ с последовательной обработкойинформации.Известно постоянное запоминающееустроиство (ПЗУ) с выдачей информации в последовательном коде, которое содержит регистр, входы которогосоединены с соответствующими логичес 1 окими шинами, и адресные шины, элементы И и ИЛИ, причем первые входыэлементов И соединены с соответствующими выходами регистра, вторые вссоответствующими адресными шинами,а выходы - со входами элемента ИЛИ 111.Недостатком этого устройства является большое количество разрядоврегистра при хранении большого количества чисел, так как для храненияа, и-разрядных чисел необходим регистр разрядности а+п, где ш "количество чисел, а и - разрядность1 записапных чисел,Наиболее близким по техническойсущности к предлагаемому являетсяустройство, которое содержит .регистрсдвига, шины управления, элементы Ипо количеству разрядов регистра иэлемент ИЛИ, причем выходы разрядоврегистра сдвига соединены с иционными входами элементов И,равляющие входы которых подклк соответствующим, адресным шинам,а выходы соединены со входами элемента ИЛИ, информационные входы регистра сдвига подключены к соответствукщим шинам логических нуля иединицы, вход разрешения записирегистра сдвига соединен с шиной"Обращение", а выход последнегоразряда регистра сдвига подключенко входу его первого разряда 21.тком известного ПЗУ явожность гри хранении вов, чисел, так как к оминающих ячеек в ре20 84930гистра сдвига равняется количествухранимых чисел в ПЗУ.Цель изобретения - упрощение устройства.Поставленная цель достигается тем,что постоянное запоминающее устройство, содержащее регистр сдвига, информационные входы которого соединеныс соответствующими шинами логическихнуля и единицы, а выходы - с информационными входами основных элементовИ, выходы которых соединены с однимивходами элемента ИЛИ, и шины управления "Обращения", тактовая и шинаустановки в исходное состояние, ккоторым подключены соответствующиевходы регистра сдвига, оно содержитдополнительные элементы И, триггер,двоичный счетчик и группы элементовИЛИ, входы которых подключены к адресным шинам, выходы элементов ИЛИодной группы соединены с соответствующими управляющими входами .основныхэлементов И, а выходы элементов ИЛИдругой группы соединены с соответствующими управляющими входами дополнительных элементов И,информационныевходы которых соединены с выходами разрядов регистра сдвига, а выходы подключенык соответствующим входам элемента ИЛИ,З 0входы двоичного счетчика подключенык шинам управления "Обращение", тактовой и к шине установки в исходноесостояние, которая подключена к нулевому входу триггера, нулевой выход которого подключен к первому управляющему входу основных элементов И, а единичный выход - к первому управляющемувходу дополнительных элементов И, единичный вход триггера соединен с выходом двоичного счетчикаНа фиг. 1 представлена блок-схемаустройства на 36 восьмиразрядных дво-ичных числах; на фиг. 2 - ориентированный эйлеров граф для четырех 45разрядных двоичных чисел.ПЗУ содержит кольцевой регистр 1сдвига, состоящий из и ячеек 2 памяти, основные и элементы И 3, дополнительные и элементы И 4, первую группу п элементов ИЛИ 5, вторую и группуэлементов ИЛИ 6, элемент ИЛИ 7, триггер 8, двоичный счетчик 9, шины управления: адресные 10, "Обращение"11, тактовую 12, установки в исходноесостояние 13 логические 1 и "Осоответственно 14 и 15,Прямые и обратные выходы регистра1 сдвига, которыми являются прямые и 3 4обратные выходы его ячеек 2 памяти, подсоединены к информационным входам элементов И 3 и группы элементов И 4, вторые управляющие входы которых подключены к выходам двух групп элементов ИЛИ 5 и ИЛИ 6 соответственно. Выходы элементов И 3 и группы элементов И 4 подключены ко входам элемента ИЛИ 7, причем первые управляющие входы элементов И 3 и группы элементов И 4 соединены соответственно с нулевым и единичным выходами триггера 8, единичный вход которого подключен к выходу двоичного счетчика 9. Входы двух групп элементов ИЛИ 5 и ИЛИ 6 подключены к соответствующим адресным шинам 10. Шина 11 "Обращение" соединена со входами разрешения записи регистра 1 сдвига и счетчика 9. Тактовая шина 12 соединена с тактовыми входами ячеек 2 памяти и счетным входом счетчика 9. Установочные входы ячеек 2 памяти и счетчика 9, а также нулевой вход триггера 8 подключен к шине 13 установки в исходное состояние. Информационные параллельные входы регистра 1 сдвига подключены либо к шине 14 логической "1", либо к шине 15 логического "О".Регистр 1 сдвига предназначен для записи начального кода числа, определяемого соединением информационных параллельных входов регистра 1 сдвига с теми или иными шинами 14 и 15 логических "1" и "0", и является накопителем информации. Изменяя подсоединения входов регистра 1 к логическим шинам, изменяется начальный код, записываемый в регистр 1 сдвига и, тем самым, изменяется массив 2 п-разрядных чисел записанных в устройство. В новом массиве 2 и-разрядные числа состоят из другого множества п-разрядных чисел, которое определяется новым начальным кодом, записанным в регистр 1 сдвига.Группы элементов ИЛИ 5 и ИЛИ 6 служат для организации произвольной выборки чисел по данному адресу путем подсоединения входов этих элементов к соответствующим адресным шинам 10, причем для выборки одного числа к выбранной адресной шине 10 подключают один вход элемента ИЛИ 5 и один вход элемента ИЛИ 6.ПЗУ работает следующим образом,В исходном состоянии регистр 1 сдвига, триггер 8 и счетчик 9 находят5 8493 ся в нулевом состоянии, При подаче импульса "Обращение" с шины 11 "Об ращение" на входы регистра сдвига и счетчика 9 приходит разрешающий сигнал, который подготавливает счетный вход счетчика 9 и в регистр 1 сдвига записывает начальный код числа, который с выходов ячеек 2 памяти поступает на информационные входы соответствующих элементов 10 И 3 и И 4. Одновременно с импульсом "Обращение" возбуждается одна выбранная адресная шина 10, с которой разрешающий сигнал через один элемент ИЛИ 5 и один элемент ИЛИ 6 подается 15 на вторые управляющие входы соответствующих элементов И 3 и И 4, а так ках на первых управляющих входах всех элементов И 3 установлен разрешающий сигнал с нулевого выхода триг гера 8, то с выхода элемента И 3 через элемент ИЛИ 7 на выход устройства поступает первый разряд выбранного числа.После формирования на выходе уст ройства первого разряда выбранного числа подается первый тактовый сигнал на шину 12, и информация сдвигается в .регистре 1 .сдвига на один разряд по кольцу, подключая к выходу уст ройства второй разряд начального кода Одновременно этот тактовый сигнал поступает на подготовленный счетный вход счетчика 9. После сформиро" вания на выходе устройства второго З 5 разряда выбранного числа подается второй тактовый сигнал на шину 12, и информация снова сдвигается в регистре 1 сдвига на один разряд по кольцу, подключая к выходу устрой ства третий разряд начального кода причем тактовый сигнал .поступает также на счетный вход счетчика 9.После проведения исдвигов посредством подачи итактовых импуль сов, где н-разрядность хранимых в регистре 1 сдвига чисел, на выходе устройства сформируются первые и разрядов выбранного числа, которые. являются разрядами одного из и-разряд ных чисел, записанных в регистра 1 сдвига. Для четырехразрядых чисел ориентированный эйлеров граф (фиг, 2) имеет 2" ребер. Каждому ребру графа поставлено в соответствие одно четырехраэряд- . ное число. Замкнутая последовательность неповторяющихся ребер при из последовательном обходе в направлении стрелок образуют цикл. Для получения кода ориентированного цикла надо взять старшие разряды чисел, которым соответствуют ребра цикла при последовательном обходе цикла в направлении стрелок. Начинать обход цикла можно с любого ребра, принадлежащего данному циклу. При поступлении и тактового импульса информация сдвигается в регистре 1 сдвига на один разряд по кольцу, а на выходе счетчика 9 заканчивается Формирование сигнала, который поступает на единичный 03 6вход триггера 8 и устанавливает наего единичном выходе разрешающий сиг;нал, который подается на первые управляющие входы всех. элементов И 4,тем самым подключая к выходу устройства.выход другой ячейки 2 памяти,из которой информация поступает черезэлементы И 4 и ИЛИ 7 на выход устройства, и формируется и+ разряд выбранного числа, который одновременноявляется первым разрядом и-разрядногочисла, записанного в регистре 1 сдвига,С поступлением последующих п-тактовых импульсов из регистра 1 сдвига выбираются оставшиеся иразрядов второго и-разрядного числа,записанного в регистр 1 сдвига, а навыходе устройства сформируются последние иразрядов выбранного числа,Таким образом, после окончания 2 п тактового импульса на выходе устройства сформируются все 2 п разрядоввыбранного из устройства числа.Затем на шине 13 установки в исходное состояние формируется сигнал,по окончании которого снимается возбуждение с адресной шины 10 и шины11 "Обращение", а регистр 1 сдвига,триггер 8 и счетчик 9 устанавливаются в нулевое состояние. Устройствоготово к следующему обращению.В предлагаемом устройстве (фиг. 11хранится 36 восьмиразрядных двоичныхчисла (6 =36, количество перестановок с повторениями из шести элементовпо 2).В качестве начального кода числав регистре 1. записан код 100, которыйявляется кодом ориентированного цикла,образованного ориентированным эйлеровым графом.849303 8кодом при выборке второго четырех- разрядного числа. При поступлении последующих итактовых импульсов л на прямых выходах регистра 1 сформируются следующие числа5001010100.00110 15 7Коду ориентированного цикла 100принадлежат числа 1001, 0010 и 0100.Из кода ориентированного цикла путемисдвига (где и-разрядность чисеграфа) в направлении от младших разрядов к старшим (влево) получаютсякоды чисел, которым соответствуетэтот код ориентированного цикла100001010100В результате сдвигов в столбцахполучились три числа, которым соответствуют ребра, принадлежащие данному циклу (фиг. 2)Так как ячейки 2 памяти регистра1 сдвига имеют и обратные выходы,то фактически в регистре 1 записаныдва начальных кода: 100 и 011, Коду011 также соответствует цикл в эйперовом графе с ребрами, которым соответствуют числа 0110, 1101 и 1011,например011110101011В устройстве (фиг. 1) хранятсявосьмиразрядные числа, состоящиеиз двух четырехразрядных чисел, которые записаны в регистре 1 и выбираются из регистра 1 последовательно.Согласно подключению информационных параллельных входов регистра 1к шинам 14 и 15 логических "1" и"0", в ячейку 2. памяти записывается "1", и в ячейки 2.2 и 2.3записывается "0". Поэтому при считывании первого числа на выходахячейки 2.1 памяти формируются числа 1001 и 0110, на выходах ячейки2,2-0010 и 1101, а на выходах ячейки 2.3 - 0100 и 1011,При считывании второго числа изрегистра 1 числа 1001 и 0110 формируются на выходах ячейки 2.3 памяти числа 0010 и 1101 - на выходахячейки 2.1 памяти, а числа 0100 и1011 - на выходах ячейки 22 памяти.Это вызвано тем, что после окончания считывания первого числа в регистре 1 устанавливается код 100,который сдвигается на один разрядпо кольцу и тактовым импульсом. Врегистре 1 сдвига устанавливаетсякод 001, который является начальным На обратных выходах ячеек 2 йамятисформируются следующие числа110101011110Таким образом,.при считывании первого и второго числа из одних и техже ячеек 2 памяти регистра 1 считываются различные числа, так как происходит сдвиг покольцу начального кодаотносительно выходов регистра 1 присчитывании второго числа относительнопервого, В приведенном примере происходит этот сдвиг влево,на один разрядрегистра 1, так как пав и п-в, где иразрядность записанных в регистр 1чисел, равная 4, а в - количество разно рядов в регистре 1, равная 3,В общем случае, если пв, то покольцу сдвиг начального кода происходит влево на р=п-в разрядов регистра1Если В 7 пто сдвиГ по кольцу происходит вправо на р=щ-и разрядоврегистра 1. Если а=п, то р=0. и сдвига по кольцу нег, т.е. из одних итех же .ячеек 2 памяти регистра 1 считываются одни и те же числа.40 Если выбирают число 10010010 поадресу, по которому возбуждаетсяодна из адресных шин 10, то к этойадресной шине подсоединяют по одномувходу элементов ИЛИ 5,1 и ИЛИ 6.1 45 (фиге 1)Для выборки числа 01100100 по соответствующей адресной шине 10 к этойшине подключают по одному входу элементов ИЛИ 5.2 и ИЛИ 6,3 (фиг, 1).Для выборки числа 11010110 по соответствующей адресной шине 10 к этойшине подключают по одному входу элементов ИЛИ 5 .4 и ИЛИ 6,6 (фиг . 1) .В некоторых случаях информацию я представляют в виде нескольких кодовориентированных циклов. Тогда регистр1 сдвига состоит из нескольких независимык регистров сдвига.03 10 30В 491157, кл. С 11 С 1 7/00, 05. 11. 75,2. Авторское свидетельство СССР 9 565326, кл. О 11 С 17/00, 15.07.779 8493Если в предлагаемом устройстве хранить числа большой разрядности, тоформируют эти числа более чем из двухи-разрядных чисел, записанных в регистре 1 сдвига, Для этого в устройство дополнительно вводят более, чемодну группу элементов И, соответствующее количество элементов ИЛИ, триггераи связи между ними,В предлагаемом устройстве, содЕржащем регистр 1 сдвига с ячейками 2 памяти, хранится (2 т) 2 п-разрядных чисел (количество перестановок с повторениями из 2 Я элементов по два),Для хранения такого объема информации требуемое количество элементов(без учета счетчика и триггера равно4 рз+ 4 э+ 1 = 8 п 1 +1,где 4 п - количество элементов ИЛИ 5и ИЛИ 6; 204 гп - количество элементов И 3 иИ 4;1 - элемент ИЛИ 7Общее количество входов у этихэлементов равно 252(г ) + Зф 4 го+ 4 п = 8 гл+ 16 гп.В известном устройстве для хранения такого объема информации требуется (2 п 1) ячеек памяти, а требуемое9.количество элементов равно(2 ю) +1 = 4 пч 0+ 1, (3)где (2 ц 1)" - количество элементов И;- схема ИЛИ.Общее количество входов у этихэлементов равно 352 (2 е) + (2 п 1) = 12 пч, (4)Сравнивая формулы (1) и (3), (2)и (4) видно, что предлагаемое устройство дает выигрыш как в количествеэлементов, так и в количестве входов 40у этих элементов, причем выигрыш поэлементам получаем уже при а=З, ипо входам при ш=5.Как видно из сравнения известногоустройства с предлагаемым устройством,45последнее имеет выигрыш в количестве оборудования, причем наибольшийвыигрыш получается в количестве элементов памяти, так как для хранения(2 п)2 п бит требуется только вэлементов памяти.Формула изобретенияПостоянное запоминающее устройство, содержащее регистр сдвига,информационные входы которого соединеныс соответствующими шинами логических нуля и единицы, а выходы - с информационными входами основных элементов И выходы которых соединены содними входами элемента ИЛИ, и шиныуправления "Обращения", тактовая ишина установки в исходное состояние,к которым подключены соответствующиевходы регистра сдвига, о т л и "ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержитдополнительные .элементы И, триггер,двоичный счетчик и группы .элементовИЛИ, входы которых подключены к адресным шинам, выходы элементов ИЛИодной группы соединены с соответствующими управляющими входами основныхэлементов И, а выходы элементов ИЛИдругой группы соединены с соответствующими управляющими входами дополнительных элементов И, информационные входы которых соединены с выходами разрядов регистра сдвига, а выходыподключены к соответствующим входамэлемента ИЛИ, входы двоичного счетчика подключены к шинам управления".Обращение", тактсвой и к шине установки в исходное состояние, котораяподключена к нулевому входу триггера, нулевой выход которого подключен к первому управляющему входу основных элементов И, а единичный выход -к первому управляющему входу дополнительных элементов И, единичный входтриггера соединен с выходом двоичногосчетчика.Источники информации,принятые во-внимание при экспертизе1, Авторское свидетельство СССРСоставитель Л. Амусьеваоц Г. Волкова Техов А;Савка Корректор В3/68 Тираж 645 ПодписноеГосударственного комитета СССРелам изобретений и открытий113035 Москва ЖРаушская наб. д. 4/5Филиал ППП "Патент", г, Ужгород, ул. Проектная, 4