Запоминающее устройство с само-контролем

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Совз Советских Социалистических Республик18-24 м заявки Мо с присоединен (23) Приоритет Государстаениый комитет СССР по делам изобретеиий и открытий;Кучер,(72) Авторы изобретения робязк Л.С.Кениг, В ова и В.я.юр.Корнешин Ленина политехнический ликой Октябрьской социалКиевский орд им. 50-летия тиснут;ической революции 71) Заявител 4) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ЮКОНТРОЛЕ 2 10 гне 2 2 30 Изобретение относится к з минающим устройствам.Известно устройство, содержащее одноступенчатые сдвиговые регистры, выходы которых подключены к входному регистру, счетчик, один из входов которого подключен к схеме управления, двухступенчатый регистр, дешиФратор, группу схем управления, входы которой подключены к выходам дешиФратора, один из выходов - к другому входу счетчика, другие выходы - ко входам двухступенчатого регистра, выходы которого соединены с шинами сдвига и гашения одноступенчатых реистров, выход счетчика подсоедин ко входу дешифратора 1.1.Недостатком этого устройства является низкая надежность его работы.Наиболее близким техническим решением к предлагаемому является запоминающее устройство с самоконтролем, содержащее ряд сдвиговых накопителей, соединенных последовательно между собой, схему контроля, подключенную ко входу и вы" ходу каждого накопителя, и блок управления 23,Недостатком этого устройства является то, что при наличии отка зов в сдвиговых накопителях значительная часть устройства не участвует в работе, что снижает надежность устройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее накопители, блок управления и блок обнаружения отказов, входы которого подключены к выходам, а одни из выходов - ко входам кода отказа соответствующих накопителей, одни из выходов блока управления соединены соответственно с управляищи" ми входами накопителей и блока обнаружения отказов, адресный вход первого накопителя подключен ко входу устройства, введены коммутаторы, регистры сдвига и дешиФраторы - по числу накопителей, и Формирователь кодовых сигналов сдвига причем первый вход каждого коммутатора соединен с выходом одноименного накопителя, а выход каждого коммутатора кроме последнего - со входом последу 809398ющего накопителя, выход последнего коммутатора подключен к выходной шине устройства и входупервого накопителя, вторые входы коммутаторов соединены с выходами одноименных дешифраторон,входы каждого из которых подключены к первому выходу одноименногорегистра сдвига, первый вход каждогопредыдущего регистра сдвига, кромепоследнего, соединен со вторым выходом последующего регистра сдвига,первый вход последнего регистра сдвига подключен к выходу формирователякодовых сигналов сдвига вход которого соединен с другим выходом блокаобнаружения отказов, вторые входырегистров сдвига и управляющие входыкоммутаторов, Формирователя кодовыхсигналов сдвига и дешифраторон подключены к другим выходам блока управления соответственно.При этом Формирователь кодовыхсигналов сдвига целесообразно выполнить содержащим два регистра, вычитатель, три элемента И, дна триггера и счетчик, причем выходы регистров подключены соответственно к первому и второму входам вычитателя,первый выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключенысоответственно ко входам первоготриггера, единичный выход которогосоединен со вторым входом второгоэлемента И,первым входом третьегоэлемента И и первым входом второготриггера, единичный выход которогоподключен ко второму входу первогоэлемента И, выход третьего элементаИ соединен с первым входом счетчика, вторые нходы третьего элементаИи счетчика подключены ко второмувыходу нычитателя, входы регистров,вторые вход второго триггера и выходвычитателя, третий вход вычитателяи выход счетчика соединены соответственно с входом, управляющим входом и выходом Фсрмирователя кодовыхсигналов сдвига. На Фиг. 1 изображена Функциональная схема предлагаемого устройства; на Фиг. 2 - схема формирователя кодовых сигналон сдвига.Устройство содержит (Фиг. 1) накопители 1.1-1.М, коммутаторы 2.1-2.М блок 3 обнаружения отказов, Формирователь 4 кодоных сигналов сдвига, регистры сдвига 5.1-5.М, дешиФраторы 6.1-6.М и блок 7 управления,Входы блока 3 обнаруженияотказов подключены к выходам, а одни из выходов - к входам кода отказа соответствующих накопителей 1,1-1.М, Одни из выходов блока 7 управления соединены соответственно с управляющими входами накопителей 1.1-1,1 и блока 3 обнаружения отказов. Адресный вход первого накопителя1.1 подключен ко входу устройства.Первый вход каждого коммутатора2,1-2.М соединен с выходом одноименного накопителя 1,1-1.М, а выходкаждого коммутатора 2.1-2,й, кроме последнего - с входом последующего накопителя 1,2-1.М. Выход последнего коммутатора 2.М подключен к выходной шине устройства и входу первого накопителя 1,1. Вторые входыкоммутаторов 2.1-2.М соединены с выходами одноименных дешифраторов6,1-6,М, входы каждого из которыхподключены к первому выходу одноименного регистра сдвига 5.1-5.й.15 Первый вход каждого предыдущегорегистра сдвига 5.1-5,й, кроме последнего, соединен со вторым ныходомкаждого последующего регистра сдвига 5.2-5.М. Первый вход последнего 2 О регистра сдвига 5.й подключен к выходу формирователя 4 кодовых сигналов сдвига, вход которого соединенс другим выходом блока 3 обнаруженияотказов. Вторые входы регистров сдвига 5.1-5.М, управляющие входы коммутаторов 2.1-2.М, формирователя 4 кодовых сигналов сдвига и дешифраторов6.1-6.М подключены к другим выходамблока 7 управления соответственно.При этом формирователь 4 кодовыхсигналов сдвига выполнен содержащим(фиг, 2) первый 4.1 и второй 4,2регистры, вычитатель 4.3, первый4.4 и второй 4,5 элементы И первыйтриггер 4.6, третий элемент 4.7 И,второй триггер 4,8 и счетчик 4.9. Выходы регистров 4.1 и 4.2 подключены соответственно к первомуи второму входам вычитателя 4.3,40 первый выход которого соединен спервыми входами первого 4,4 и второго 4.5 элементов И. Выходы элементов И 4.4 и 4.5 поключены соответственно к входам первого триггера 4,6, единичный выход которогосоединен со вторым входом второгоэлемента 4.5 И, первым входом третьего элемента 4.7 И и первым входом второго триггера 4.8. Единичный выход второго триггера 4.8подключен ко второму входу первогоэлемента 4.4 И. Выход третьего элемента 4,7 И соединен с первым; входом счетчика 4.9. Вторые входытретьего элемента 4.7 И и счетчика4.9 подключены ко второму выходувычитателя 4.3. Входы регистров 4.1и 4.2, вторые вход второго триггера4.8 и выход вычитателя 4.3, выходсчетчика 4,9 и третий вход вычитабб теля 4.3 соединены соответственносо входом, управляющим входом и выходом Формирователя 4 кодоных сигналов сдвига,Устройство работает следующимб 5 образом.Перед началом работы проводится тестовый контроль, при котором выясняется, в каких разрядах накопителей 1.1-1.М произошли отказы. Блок 7 управления (фиг. 1) поочередно подключает входы и выходы накопителей 1.1-1.М к блоку 3 обнаружения отказов, который вырабатывает код отказа, В этом коде отказавшие разряды накопителей 1.1-1.М отмечаются единицами, работающие разряды - нулями. Код отказа поступает в формирователь 4 кодовых сигналов сдвига, который вырабатывает код сдвига информации с учетом отказавших разрядов накопителей 1,1-1.М,Коды отказа накопителей 1.1-1.М с блока 3 обнаружения отказов поступают соответственно на регистры 4.1 и 4.2 (фиг. 2). Коды с обоих регистров поступают на вычитатель 4,3 и,после вычитания первого кода 20 из второго, знак результата, определяющий направление сдвига, поступает в старший разряд регистра сдвига 5.М (фиг, 1). Содержимое вычитателя 4.3 сдвигается вправо 25 и первая единица, поступившая на вход первого элемента 4,4 И, устананливает первый триггер 4.6 в единичное состояние, открывая третий элемент 4.7 И, и тактовые импульсы поступают на счетчик 4.9. Вторая единица, поступившая с вычитателя 4.3, через открытый второй элемент 4.5 И устанавливает второй триггер 4.6 в нулевое состояние и закрыва 35 ет третий элемент 4.7 И. Затем значение счетчика 4.9 переписывается в регистр 5.М сдвига. Определяются коды сдвига для всех накопителей 1.1-1.М. С регистров сдвига 5.1-5.М коды сдвига поступают на соответ ствующие дешифраторы 6.1-6.М. Коммутаторы 2.1-2.М в соответствии с выходными сигналами дешифраторов 6.1-6.М переключают выходные и входные шины накопителей 1.1-1.М та ким образом, что отказавший разряд предыдущего из накопителей 1.1-1.М подключается к отказавшему разряду последующего из накопителей 1,1-1,М. Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно позволяет обнаруживать неработающие ячейки накопителей и перестраивать схему их соединения таким образом, что все единичные отказы в накопителях не влияют на работу запоминающего устройства, что повышает его надежность. 2. Устройство по п, 1, о т л и ч а ю щ е е с я тем, что формирователь кодовых сигналов сдвига содержит два регистра, вычитатель, три элемента И, дна.триггера и счетчик, причем выходы регистров подключены соответственно к первому и нторому входам вычитателя, первый выход которого соединен с первыми входами первого и второго элементов И, выходы которых подключены соответственно ко входам первого триггера, единичный выход которого соединен со вторым входом второго элемента И, первым входом третьего элемента И и первым входом второго триггера, единичный выход которого подключен ко второму входу первого элемента И, вы ход третьего элемента И соединен с первым входом счетчика, вторые входы третьего элемента И и счетчика подключены ко второму выходу нычитателя, входы регистров, вторые вход второго триггера и выход вычитателя, третий вход вычитателя и выход счетчика соединены соответственно с вхо 60 Формула изобретения 1. Запоминающее устройство с самоконтролем, содержащее накопители, блок управления и блок обнаружения отка зов, входы которого подключены к выходам, а одни из выходов - ко входам кода отказа соответствующих накопителей, одни из выходов блокауправления соединены соответственнос управляющими входами накопителейи блока обнаружения отказов, адресный вход первого накопителя подключен ко входу устройства, о ти и ч а ю щ е е с я тем, что,с целью повышения надежности устройства, оно содержит коммутаторы,регистры сдвига и дешифраторы - почислу накопителей, и формирователькодовых сигналон сдвига, причем первый вход каждого коммутатора соединен с выходом одноименного накопителя, а выход каждого коммутатора, кроме последнего, - со входомпоследующего накопителя, вь 1 ход последнего коммутатора подключен квыходной шине устройства и входупервого накопителя, вторые входыкоммутаторов соединены с выходамиодноименных дешифраторсв, входыкаждого из которых подключены кпервому выходу одноименного регистра сдвига, первый вход каждого регистра сдвига, кроме последнего, соединен со вторым выходомпоследующего регистра сдвига, первый вход последнего регистра сдвига подключен к выходу формирователя кодовых сигналов сдвига, входкоторого соединен с другим выхо-дом блока обнаружения отказов,вторые входы регистров сднига иуправляющие входы коммутаторов,формирователя кодовых сигналовсдвига и дешифраторов подключены кдругим выходам блока управления соответственно.дом, управляющим входом и выходом формирователя кодовых сигналов сдвига.Источники информации, принятые во внимание при экспертизе 8093981. Авторское свидетельство СС.РР 450233, кл, 6 11 С 19/00, 1975.2. Патент СБА Р 3646536,кл. 340-173 у опублик. 1974 прототип).809398 Составитель Т.ЗайцевРедактор Н.Кузнецова Техред М.Голинка Корректор Г.Н рова Тираж 656ПИ Государственного комитетаделам изобретений и открытий35, Москва, Ж-Э 5, Раушская н дписн 2 7ВНИпо11 аказ СССР 5