Запоминающее устройство с авто-номным контролем

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 14.06. 78 (21) 2782255/18-24с присоединением заявки йо(23) ПриоритетОпубликовано 280281 Бюллетень М 8Дата опубликования описания 08 0381 Государственный комитет СССР ио делам изобретений и открытий(71) Заявитель Московский ордена Ленина энергетическ й институт(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ Изобретение относится к запоминающим устройствам.Известно запоминающее устройство с автономным контролем, содержащее накопители, схемы формирования контрольных разрядов, схемы Формирования проверочного слова, дешифратор одноразрядных ошибок и схему обнаружения двухразрядных пакетных ошибок 11.Недостатком этого устройства является невозможность обнаружения многоразрядных ошибок.Наиболее близким к предлагаемому является запоминающее .устройство с автономным контролем, содержащее накопители, формирователь контрольных разрядов кода Хзмминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, блок обнаружения двухкратных ошибок, входные и выходные формирователи четности, сумматор и элемент ИЛИ. Информационные входы накопителей соединены с входными, а выходы - с выходными шинами, одни входы Формирователей контрольных разрядов кода Хэмминга подключены к входным шинам, другие входы - к выходам входных формирователей четности и к одним контрольным входам, а выходы - к другим контрольным входам накопителей,входы формирователей проверочного5слова соединены с выходами накопителей, а выходы - с одними входамидешифратора одноразрядных ошибоки схемы обнаружения двухкратныхошибок, другие входы которых подключены к выходам выходных формирователей четности, входы сумматора сое"динены с выходами первой группы выходных Формирователей четности,один из входов элемента ИЛИ подключен к выходу схемы обнаружениядвойных ошибок (,23К недостаткам известного устройства следует отнести большое числоконтрольных разрядов при обнаружении многоразрядных пакетных оши бок, которые могут возникнуть прииспользовании многоразрядных блоковпамяти с разрядностью ЬСг/2 - 1,где г - число контрольных разрядов,необходимых для исправления одноразрядных ошибок.Цель изобретения - упрощениеустройства за счет уменьшения числаконтрольных разрядов накопителя.Поставленная цель достигается ЗО тем, что в запоминающее устройствос автономным контролем, содержащее накопитель, информационные входы и выходы которого являются информационными входами и выходами устройства, первый Аормирователь, выходы которого подключены к первым входам накопителя, а первые входы - к информационным входам устройства, второй Формирователь, входы которого подключены к инАормационным входам устройства, а выходы-ко вторым входам первого Аормирователя и ко вторым входам накопителя, третий формирователь, входы которого подключены к первым выходам накопителя, а выходы - к первым входам дешифратора, четвертый Аормирователь, входы которого подключены ко вторым выходам накопителя, а выходы - ко вторым входам дешиАратора и ко входам первого сумматора, блок контроля, первые входы которого подключены к выходам третьего Аормирователя, вторые входы - к выходам четвертого Аормирователя, а выход блока контроля подключен к первому входу элемента ИЛИ, введены второй сумматор, входы которого подключены к выходам четвертого Аормирователя, и элемент И, первый и второй входы которого подключены соответственно к выходам первого и второго сумматоров, а его выход подключен ко второму входу элемента ИЛИ.На Фиг, 1 изображена схема устройства; на Фиг. 2 - Н-матрица используемого корректирующего кода.Устройство содержит накопитель 1, в данном случае состоящий из 24-х 4-х разрядных блоков памяти, входные и выходные шины 2 и 3 соответственно, первый Формирователь 4, второй Формирователь 5, третий Аормирователь 6, дешиАратор 7, блок 8 контроля, четвертый Формирователь 9, первый сумматор 10, элемент 11 ИЛИ, второй сумматор 12, элемент 13 И. Схема подключения числовых входных шин 2 к первому формирователю 4 контрольных разрядов кода Хэмминга, ко вторым формирователям 5 четности, а также выходов Формирователей 4 и 5 к входам накопителя 1 и выходов накопителя 1 к входам третьего 6 и четвертого 9 формирователей показана посредством Н-матрицы кода (Фиг. 2). Цифрами 188 обозначены информациннные разряды числа СО, С 7, разряды кода Хэмминга, С 1Сб - контрольные разряды,образуемые формирователями четности, О, 7 - разряды проверочного слова, образуемые Аормирователем 6 проверочного слова, 1 - 6 - разряды проверочного слова, образуемые выходными Аормирователями 9 четности,Устройство работает следующимобразом.При записи число с входных шин10 2 поступает на информационные входынакопителя 1, на входы первого формирователя 4, Формирующего контрольные разряды Хэмминга, и на входывторого формирователя 5, Формирую щего разряда четности. Формирование контрольных разрядов происходитв соответствии с Н-матрицей (фиг. 2),Контрольные разряды с формирователей 4 и 5 поступают на контроль 20 ные входы накопителей 1. При считывании разряды числа из накопителей1 поступают на третий формирователь6, формирующий проверочное слово,и на четвертый формирователь 9, Фор 2 мирующий выходные Разряды четности.Формирование происходит в соответствии с Н-матрицей (фиг. 2). Формирователь 6 проверочного слова и выходные формирователи 9 четностиобразуют разряды 0 - 6 проверочного слова, которые поступают на дешифратор 7, блок 8 контроля, обнаруживающий двухкратные ошибки, первый и второй сумматоры 10 и 12.Разряд О проверочного слова с выхо 35да формирователя 6 поступает на дешифратор 7, а разряды О, 7 - наблок 8 контроля. В зависимости отзначения разрядов проверочного слова возможны следующие случаи (табли 40 ца 1),Преимущество предлагаемого устройства заключается в том, что оно позволяет уменьшить число контрольныхразрядов по сравнению с известным.В ЗУ,4 разрядность которого кратна четномучислу байтов .(8, 16, 32, 64, 128,),предлагаемое изобретение позволяет при минимально возможном количестве контрольных разрядов, равномколичеству контрольных разРядовХэмминга, обнаруживать пакетныеошибки разрядностью до 4 для 32,64 и 128 разрядных слов и т.д.,вто время, как известное устройство требует для обнаружения пакетных ошибок с разрядностью 4 для32, 64, 128 разрядных слов введенияодного дополнительного контрольного разряда.809403 Формирователь 6 Формирователь 9 1, 2, 3 4, 5, 6 Ошибки нет Любое число Любое число Не болееодной "1" Любоечисло "1"не равное О Любое значение Любоечисло "1"не равное 0 Не менее двух "1" входы которого подключены к выходам 25 третьего формирователя, вторые входы - к выходам четвертого формирователя, а выход блока контроля подключен к первому входу элемента ИЛИ,о т л и ч а ю щ е е с я тем, что, 30 с целью упрощения устройства за счетуменьшения числа контрольных разрядов, в него введены второй сумматор,входы которого подключены к выходамчетвертого формирователя, и элемент 35 И,первый и второй входы которогоподключены соответственно к выходампервого и второго сумматоров, а еговыход подключен ко второму входуэлемента ИЛИ. Формула изобретения Запоминающее устройство с автономным контролем, содержащее накопитель, информационные входы и вы ходы которого являются информационными входами и выходами устройства первый формирователь, выходы которого подключены к первым входам накопителя, а первые входы - к информационным входам устройства, второй формирователь, входы которого подключены к информационным входам устройства, а выходы - ко вторым входам первого формирователя и ко вторым входам накопителя, третий формирователь, входы которого подключены к первым выходам накопителя, а выходы -к первым входам дешифратора, четвертый формирователь, входы которого подключены ко вторым выходам накопителя, а выходы - ко вторым входам дешифратора и ко входам первого суйматора, блок контроля, первые 40Источники информации,принятые во внимание при экспертизе1. Патент США Р 3893070,кл. 340-196, опублик. 1975,2. Авторское свидетельство СССР45 по заявке 9 2646830/18-24,кл. О 11 С 29/00, 1979. 1 Любое значе- Не более ние одной "1" 1 Любое зна- Не менее чение двух "1" Состояние на выходах устройства Номер отказавшего разрядана выходе дешифратора 7 Сигнал двухкратной ошибкиили пакетной ошибки четнойразрядности на выходе блока 8Сигнал неисправляемой ошибки на выходе элемента 11 ИЛИ Сигнал пакетной ошибки нечетной разрядности на выходеблока 13Сигнал неисправляемой ошибкина выходе элемента ИЛИ 11ъф мф кфКорректор.Г.Решетник 42 70 Тираж 656 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Я, Раушская наб д. 4/5Заказ Подписное Филиал ППП "Патент", г. Ужгород, ул. Проектная,Составитель В.ГордоноваРедактор Н.Кешеля Техред М.Голинкаф к ь Ъ съ Щ Ъц вс ф 1