Устройство для контроля блоковпостоянной памяти

Союз СоветскихСоциалистическихРеспублик ОПИСАНИЕИЗОБРЕТЕНИЯХ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ22) Заявлено 0106,79 (21) 2774385/18-2присоединением заявки йо арственный ком СССР делам изобретен и открытий(53 681.3278) та опубликования описания 08. 03 нахов, В.И,Косов, А,И.Савельев и Е.Б.Ткаче(72) Авторы изобретения В. 71) Заявите ОКОВ УСТРОЙСТВО ДЛЯ КОНТРО ПОСТОЯННОЙ ПАМЯТИ в блок оп ствия ана содержащее адресными и истр слова, кодирования орректируюрия иуются Изобретение относится к запоминающим устройствам.Известно устройствоадресный накопитель сразрядными цепя егблоки коднрован деи в нем использ кщие коды 11,Недостатками этого устройстваявляются сложность построения блоков кодирования и декодирования инедостаточно высокая достоверностьконтроля.Наиболее близким по техническойсущности к предлагаемому являетсяустройство, содержащее блок считывания информации, блок ввода информации, блок оперативной памяти,блок сравнения, блок вывода информации, а также дополнительный блокввода информации 1 2.Недостатками этого устройстваявляются необходимость вновь вводитьэталонную информацию в блок оперативной памяти перед последующейпроверкой после выключения устройства, что снижает быстродействиеустройства, а также низкая достоверность контроля вследствие отсутствия контроля правильности обращения по адресу еративнойпамяти и отсут лиза неисправностей.Цель изобретения - повышение быстродействия устройства и достоверности контроля.Поставленная цель достигаетсятем, что в устройство для контроля блоков постоянной памяти, содержащее блок управления, регистр числа; первый регистр адреса, сумматор и блок контроля по модулю три, причем первые входы регистра числа и первого регистра адреса соединены с од ними из выходов блока управления,одни из входов которого подключены соответственно к выходу сумматора и к выходу блока контроля по модулю три, второй вход первого регистра 20 адреса и второй вход и первый выходрегистра числа соединены соответственно с адресным входом и с числовыми входом и выходом устройства, введены накопитель, схема поразрядного сравнения, регистр результатов сравнения, шифратор, элементы И, элементы ИЛИ, второй регистр адреса, счетчик и формирователь сигналов циклического обращения, причем 30 входы первого элемента ИЛИ подклю 809399чены соответственно к выходу первого элемента И, к выходу второго элемен- та И и к выходу третьего элемента И и первому входу схемы поразрядного сравнения, выход первого элемента ИЛИ соединен с первым входом накопителя второй вход которого, первые входы первого и второго элементов И и вход счетчика подключены соответственно к другим выходам блока управления, выход счетчика соединен со входом формирователя сигналов циклического обращения, выход которого и первый выход схемы поразрядного сравнения подключены соответственно к другим входам блока управ- лениг., второй выход схемы поразрядного сравнения соединен со входом регистра результатоь сравнения, выход которого подключен ко входу шифратора., выход которого соединен со вторым входом первого элемента И, второй вход второго элемента И подключен к выходу второго элемента ра адреса, вход которого соединен с первым выходом первого регистра адреса, второй выход которого подключен к первым входам третьего элемента И и блока контроля по модулю три,. второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход третьего элемента И подключен ко второму выходу регистра числа, третьи вход и выход которого соединены соответственно с выходом накопителя, вторым входом схемы поразрядного сравнения и первыми входами второго и третьего элементов ИЛИ и со вторыми входами второго и третьего элементов ИЛИ, выход второго элемента ИЛИ подключен ко входу сумматора.На чертеже приведена функциональная схема предлагаемого устройства,Устройство содержит блок 1 управления, формирователь 2 сигналов циклического обращения, накопитель 3 полупостоянного типа, схему 4 поразрядного сравнения, регистр 5 результатов сравнения, шифратор 6, первый 7 и второй 8 элементы И, первый элемент 9 ИЛИ, третий элемент10 И, регистр 11 числа, первый регистр 12 адреса, второй 13 и третий 14 элементы ИЛИ, сумматор 15,блок 16 контроля по модулю три, второй регистр 17 адреса и счетчик 18.Первые входы регистра 11 числаи первого регистра 12 адреса соединены с одними из выходов блока1 управления, одни из входов которого подключены соответственнок выходу сумматора 15 и к выходублока 16 контроля по модулю три.Второй вход первого регистра 12 адреса и второй вход и первый выходрегистра 11 числа соединены соответственно с адресным входом и счисловым входом и выходом устройства. Входы первого элемента 9 ИЛИподключены соответственно к выходупервого элемента 7 И, к выходувторого элемента 8 И и к выходу третьего элемента 10 И и первому входу схемы 4 поразрядного сравнения.Выход первого элемента 9 ИЛИ соединен с первым входом накопителя 3,второй вход которого, первые входыпервого 7 и второго 8 элементовИ и вход счетчика 18 подключены соответственно к другим выходам блока 1 управления. Выход счетчика 18соединен со входом формирователя2 сигналов циклического обращения,15выход которого и первый выход схемы 4 поразрядного сравнения подключены соответственно с другими входами блока 1 управления, Второйвыход схемы 4 поразрядного сравнения соединен со входом регистра 52 О результатов сравнения, выход которого подключен ко входу шифратора6, выход которого соединен со вторым входом первого элемента 7 И. Второй вход второго элемента 8 И подр 5 клвчен к выходу второго регистра 17адреса, вход которого соединен спервым выходом первого регистра 12адреса, второй выход которого подключен к первым входам третьегоэлемента 10 И и блока контроля 16по модулю три, второй вход которогосоединен с выходом третьего элемента ИЛИ 14. Второй вход третьего элемента 10 И подключен ко второмувыходу регистра 11 числа, третьивход и выход которого соединены соответственно с выходом; накопителя 3, вторым входом схемы 4 поразрядного сравнения и первыми входами второго 13 и третьего 14 элемен 4 О тов ИЛИ и со вторыми входами второго 13 и третьего 14 элементов ИЛИ.Выход второго элемента 13 ИЛИ Подключен ко входу сумматора 15.Устройство работает следующимобразом.В режиме контроля информация,соответствующая хранимой в проверяемом блоке постоянной памяти,через регистр 11 числа и третий элемент 10 И поступает на вход первогоэлемента 9 ИЛИ и вместе с кодамиадресов записываются в накопитель3. После этого по управляющим сигналам из блока 1 управления информация считывается из накопителя3 и поступает для контроля на регистр 11 числа, а также сумматор15 и блок 16 контроля по модулютри,Описанные операции составляют60 подготовительный этап режима контроля и производятся однократнодля проверяемых блоков постояннойпамяти с одинаковой информацией.Затем информация из проверяемо 65 го блока постоянной памяти черезрегистр 11 числа подается черезвторой элемент 13 ИЛИ на сумматор15, позволяющий производить суммирование поступающей информации исравнение полученной суммы с контрольной; через третий элемент 14 ИЛИ наблок 16 контроля по модулю три, причем на него же поступает код адресас регистра 12 адреса. В соответствиис сигналами, поступающими из блока1 управления, производится контрольпа модулю три как числа, так и адреса поступающей информации. Кроме того,блок 16 контроля по модулю три производит контроль информации, содержащейся в накопителе 3; на схему 4 поразрядного сравнения, с выхода третье го элемента 10 И, Схема 4 поразрядного сравнения осуществляет контроль,исключающий пропуск ошибки. Блок 1управления по сигналу неисправностихотя бы на одном из ега входов выра Обатывает сигнал "Сбой". По этому сигналу код с первого регистра 12 адреса поступает во второй регистр 17 адреса, фиксирующий неисправности, а врегистр 5 результатов сравнения пере-писывается информация из схемы 4 поразрядного сравнения, С регистра 5результатов сравнения информация подается на шифратор 6, вырабатывающийкод неисправных разрядов, которыйчерез первый элемент 7 И поступаетна первый элемент 9 ИЛИ и записывается в накопитель 3. Одновременнос этим код адреса неисправностичерез второй элемент 8 И поступаетна вход первого элемента 9 ИЛИ и так- З 5же записывается в накопитель 3. Формула изобретения Устройство для контроля блоковпостоянной памяти, содержащее блок управления, регистр числа, первый регистр адреса, сумматор и блок контроля по модулю три, причем первые входы регистра числа и первого регистра адреса соединены с одними из выходов блока управления, одни из входов которого подключены соответственно к выходу сумматора и к выходу блока контроля по модулю три, второй вход первого регистра адреса и второй вход и первый выход регистра числа соединены соответственно с адресным входом и с числовыми входом и выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства и достоверности контроля, оно содержит накопитель, схему поразрядного сравнения, регистр результатов сравнения, шифратор, элементы И элементы ИЛИ второй регистр адреса, счетчик и формирователь сигналов циклического обращения, причем входы первого элемента ИЛИ подключены соотВетственно к выходу первого элемента И, к выходу второго элемента И и к выходу третьего элемента И и первому входу схемы поразрядного сравнения, выход первого элемента ИЛИ соединен с первым входом накопителя, второй вход которого, первые входы первого и второго элементов И и вход счетчика подключены соответственна к другим выходам блока управления, выход счетчика соединен со входом Формирователя сигналов циклического обращения, выхат ка 60 После этого блок 1 управления производит обращение к последующим адресам до появления следующего сиг нала неисправности.Таким образом, контролируется правильность занесения информации в проверяемом блоке постоянной памяти и его работоспособность, Все 4 выявленные адреса неисправностей вместе с колами неисправных разрядов записываются в накопитель 3.После полного контроля блока постоянной памяти па сигналам блока 1 управления производится автоматическое обращение к проверяемому блоку по адресам неисправностей, которые считываются из накопителя 3, В этом случае происходит многократное обращение к адресу, чта осуществляется формирователем 2 сигналов циклического абраения, Количество обращений определяется счетчиком 18. Такая дополнительная проверка позволяет выявить случайные сбои, свести систематические сбои к по-стоянным и оставить в памяти накопителя 3 адреса только действитель но неисправных чисел и коды неисправных разрядов.В режиме анализа неисправностей накопитель 3 по:сигналам из блока 1 управления выдает коды неисправных адресов с информацией о неисправных разрядах, что позволяет оперативно определить причины и место неисправности проверяемого блока постоянной памяти.Техника-экономическое преимущество предложенного устройства заключается в том, что оно позволяет значительно сократить время проверки блоков постоянной памяти за счет ав" томатизации операций контроля, фиксирования и анализа неисправностей и, таким образом, имеет более высокое быстродействие по сравнению с известным. Вместе с тем значительно повышается достоверность контроля за счет применения различных способов проверки работоспособности как проверяемого блока, так и контролирующего устройства.2/70 ВНИ Тираж 656ПИ Государственного кпо делам изобретений35, Москва, Ж, Рауш ка Подписноеитета СССРоткрытийкая наб, д. 4/5 илиал ППП "Патент", г. Ужгород, ул. Проект торого и первый выход схемы поразрядного сравнения подключены соответственно к другим входам блокауправления, второй выход схемы поразрядного сравнения соединен совходом регистра результатов сравнения, выход которого подключен ковходу шифратора, выход которого соединен со вторым входом первого элемента И, второй вход второго элемента И подключен к выходу второго регистра адреса, вход которого соединенс первым выходом первого регистраадреса, второй выход которого подключен к первым входам третьегоэлемента И и блока контроля по модулю три, второй вход которого соединен с выходом третьего элемента ИЛИ, второй вход третьего элементаИ подключен ко второму выходу регистра числа, третьи вход и выход которого соединены соответственно свыходом накопителя, вторым входомсхемы поразрядного сравнения и первыми входами второго и третьего элементов ИЛИ и со вторыми входамивторого и третьего элементов ИЛИ,выход второго элемента ИЛИ подключенко входу сумматора.Источники информации,принятые во внимание при экспертизе1. "Автоматика и телемеханика",1974, М 7, с. 155-171.2. Авторское свидетельство СССРМ 584338, кл. 6 11 С 29/00, 1977