Устройство сдвига

Союз СоветскмкСоцквлистнческивРеспублнк ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДИЕЛЬСТВУ ии 809387 61) Дополннтельное к авт. свнд-ву(53)м. К Заявлено 14,05.79 (21) 2782706/18-24 6 11 С 19/00 присоединением заявки Гевуйарственный кемнтет СССР23) Прнорнте в йвнвтт 8.02.8 1. 3) УДК 681 .327,66 (088,8) ень М убликовано 2 ага опублико етнв ия опнсання 03.03.8) Авторынзобретени ф, Любарский мухае нской ССР дена Ленина ннст кибернетики 1) Заявител 4) У СТВО СДВИГА ым типом Изобретение относится к вычислительной технике и может быть использованопрн построении арифметических н логнческнх устройств вычислительных машин,Известно устройство последовательного сдвнга с испольэованнем грнггерныхрегистров, в котором получаются большне затраты на время, необходимое насдвиг всего числа 11.Недостатком устройства является ннзкое быстродействие, Для устранения этогонедостатка применяется устройство, осуществляющее сдвиг на любое число разрядов одновременно 2.Недостатком указанного устройстваявляются большие аппаратурные затраты,так как блок сдвига имеет такое же колнчество разрядов, как входной н выход-ной регистр,Компромиссным вариантом относнтельно рассмотренных типов устройств является устройство, реализующее операциюсдвига параллельно-последовательнымспособом, при котором увелнчнвается быстродействне по сравнению с первн сокращаются аппаратурные затраты посравнению со вторым типом 3.Из известных устройств сдвига нанболее блнэкнм, по технической сушностн кпредлагаемому является устройство, позволяющее реализовать сдвиг И - разрядныхчисел, использующее-разрядныйблок сдвига н содержащее первую н вторую схемы ИЛИ, выходы которых подключены к третьему н четвертому входамблока сдвига соответственно, первую нвторую схемы И, выходы которых подключены к входам первой схемы ИЛИ,третью н четвертую схемы И, выходыкоторых подключены к выходам второйсхемы ИЛИ, а блок сдвига выполнен- разрядным, причем выходы . младшихразрядов старших половнн входного н выходного регистров соединены с первыми 20входами первой н второй схемы И, а выходы старших разрядов младших половинвходного н выходного регистров соединены с первыми входами третьей н четвер ЙОМ 87510 20 25 Зо 35 40 45 50 55 той схем И соответственно, нулевой выход триггера направления сдвига соединенсо вторыми входами первой и второйсхем И, а единичный выход- со вторымивходами третьей и четвертой схем И,третьи входы всех четырех схем И соединены с единичным выходом триггерадлины сдвига, а четвертые входы всехчетырех схем И соединены с выходнымишинами 12-15 местного устройства управления (4Недостатками устройства являютсямедленный, асинхронный режим работы,при котором быстродействие зависит отпараметра сдвига. Так, из описания устройства видно, что для сдвига влево,например на 8 разрядов, потребуетсядве последовательные межрегистровыепересылки, т,е. 2 такта, Для сдвига на12 разрядов необходимо четыре такта(сдвиг на 8 и 4 разряда). Сдвиг на 1 1или 14 разрядов уже потребует шестьтактов (сдвиг на 1,2,8 или 2,4,8 разрядов соответственно). А для выполнениясдвига на 23 разряда необходимо восемьтактов (сдвиги на 1,2,4 и 16 разрядов)и т.д. Устройство имеет также большиеаппаратурные затраты для выполненияоперации сдвига. Пусть и =64, тогда изописания устройства видно, что для егореализации необходимо 64-е четырехходовых элемента И и 32 двухвходовыхэлемента ИЛИ, т.е. при реализации элементами 155 серии потребуется 32 корпуса 1 ЛР 554. Кроме этого, необходим-разрядный блок сдвига с шестьювходами приема информации.Цель изобретения - повышение быстродействия устройства и его упрощение.Поставленная цель достигается тем,что в устройство сдвига, содержащее последовательно соединенные входной регистр, элементы И-ИЛИ, сдвигатель ивыходной регистр, регистр параметрасдвига, один из выходов которого подключен к управляющему входу сдвигателя, и шину управления, введен блок разрешения выборки информации, выходы которого соединены с другими входами элемента И-ИЛИ, первые входы блока разрешения выборки информации подключенык другим выходам регистра параметрасдвига, второй вход блока, разрешения выборки информации соединен с шиной управления,Блок разрешения выборки информациивыполнен на последовательно соединенныхдешифраторе и регистре сдвига,. выходыкоторого соединены с входами блока разрешения выборки информации, входыдешифратора соединены с первыми входами блока разрешения выборки информации,второй вход которого подключен к управляющему входу регистра сдвига,На фиг. 1 изображена функциональнаясхема предлагаемого устройства; на фиг.2 занесение информации в разряды выходного регистра и ее распределение в разрядах по тактам.Предлагамое устройство (фиг.1) содержит входной регистр 1, элементы 2И-ИЛИ, сдвигатель 3, выходной регистр 4, регистр 5 параметра сдвига, блок 6разрешения выборки информации, выход7 регистра 4 и шину 8 управления. Рассмотрим реализацию и работу предлагаемого устройства при ю -тактномсдвиге н -разрядного числа.Регистры 1 и 4 построены на Эу - триггерах, Элементы 2 разделены на - групп по (2 -1), -двухвходовых ю 3 тэлементов И, подключенных к элементу ИЛИ в каждой группе. Выходы входного регистра 1 соединены с элементами И в соответствующих группах. И группт 3элементов 2 И-ИЛИ имеют соответственно - выходов, которые подключены к --33 разрядному комбинационному сдвигателю 3. Пусть и =32, а тт =4, тогда элементы 2 И-ИЛИ будут состоять из 8-ми групп по 7 двухвходовых элементов И в каждой группе и, следовательно, сдвига- тель 3 будет 8-ми разрядным. Блок 6 разрешения выборки информацги может быть реализован на основе двухвходового дешифратора соединенного с 7-ми разрядным сдвиговым регистром, выходы которого подключены к управляющим входам элементов И в каждой - " группах эле 1 Ъментов И-ИЛИ 2.На первом такте блок 6 разрешения выборки информации вырабатывает для каждой группы из ( 2 щ.1) (т.е. здесь из 7) элементов И общий адрес, заданный параметром сдвига, и подключаетэлементы И каждой группы элементов 2 И-ИЛИ для передачи на сдвигатель 3 соответствующих в " разрядов регистра 1. На втором такте блок 6 разрешения выборки информации подключает (+1)-ые элементы И каждой группы для передачи следующих Д разрядов входного регистра 1. На щ такте (здесь на 4-м) происходит подключение (+ н)-го элемента И элементов 2 и передача кода последних д. разрядов входного регистра 1.Таким образом, за щ -тактов (здесь за 4) происходит передача со сдвигом на 0 - и разрядов всего содержимого входного регистра 1 поразрядов через элементы 2 И ИЛИ на сдвигатель 3. Сдвигатель 3 также за в тактов осуществляет сдвиг заданного кода по в " разряй дов на 01- разрядов. Со сдвчгателя 3 информации на первом также записывается в О, 1 ъ, 2 ю,п(-1) разряды выходного регистра 4. На втором такте происходит эапись в 1, ю+1 , тп( -1)+1 разряды выходного регистра 4 и т,д, до полного заполнения выходного регистра 4 сдвинутым кодом,Итак, соответствующие - разрядов входного регистра 1 за каждый такт сдвигаются на О, либо на 1, либо на 2, либо на 3 разряда на первом уровне за счет выбора очередным адресом соответствующего элемента И блоком 6 вы - борки. На втором уровне сдвигатель 3 обеспечивает сдвиг на 0-7 разрядов. Максимальный сдвиг соответствует произведению максимальных сдвигов обоих указанных уровней, Таким образом, за т тактов (за 4 такта в данном приме - ре) происходит сдвиг всего числа на заданный сдвиг от 0 до и разрядов согласно значению регистра 5 параметра сдвига.Устройство функционирует следующимобразом,В первом такте слово, подлежащеесдвигу, хранится во входном регистре 1, Пусть это слово необходимо сдвинуть на 11 разрядов влево, что соответствует коду 01011, находящемуся в регистре 5, Производится запись со второго выхода регистра 5 параметра сдвига (двух младших разрядов) в блок 6, Следовательно, на третьем выходе получают сигнал разрешения поступаюший на третий элемент И каждой группы элементов 2 И-ИЛИ, На выходах элементов 2 И-ИЛИ коды разрядов 3,7,11,15, 1.0,23,27,31 входного числа, Сдвигатель 3 разрешает сдвиг входного числа на два разряда, таким образом, на его выходе появляются коды рассмотренных разрядов в следующем порядке 1 1, 15, 19,23,2 7,31,3, 7. Устройство управления разрешает запись в выходной регистр 4 в каждый четвертый разряд, начиная с нулевого. Следовательно, сдвиЪ нутые восемь разрядов записывают в вйходной регистрв разряды 0,4,8,12,16,20,24,28, Еаспрс л ленче записи в вы Введение блока разрешения выборки информации выгодно отличает предлагаемое устройство от известных ранее, так как увеличивается быстродействче и уменьшаются аппаратурные затраты. Увеличе - ние быстродействия обеспечивается выполнением произвольного сдвчга (т.е. при любом значении параметра сдвига),за постоянное число м тактов (минимум и 1=2), в рассмотренном примере выше ф 1 =4, в то время как для прототипа с асинхронным режимом может потребоваться значительно большее число тактов (число тактов зависит от параметра сдви 1 О 5 20 25 30 35 40 ходком регистрепо четырем тактам приведено на фчг. 2.Во втором такте блок 6 вырабатывает сигнал разрешения иа четвертом выходе, поступающий на четвертый элемент И каждой группы элементов И-ИЛИ 2. На выходах элементов 2 И-ИЛИ появляются коды разрядов: 4,8,12,16,20,24,28,0 входного числа, После сдвига на два разряда на выхо-е сдвигателя 3 код следующих разрядов; 12,16,20,24,28,0,4, 8, Затем производится запись кода этих разрядов в выходной регистр 4 в соответствуюшие разряды (фиг,2).В третьем такте блок 6 вырабатывает разрешающий сигнал на пятой шине, который поступает на пятый элемент И каждой группы элементов 2 И-ИЛИ, На выходе элементов 2 И-ИЛИ коды следующих разрядов; 5, 9, 13, 17, 21, 25, 29, 1, Затем осуществляется сдвиг кода указанных разрядов на два разряда и запись полученного результата в соответствующие разряды выходного регистра 4 (фиг.2).В четвертом такте блок 6 вырабатывает разрешающий сигнал на шестой шине, который поступает на шестой элемент И каждой группы элементов 2 И-ИЛИ. На выходе элементов 2 И-ИЛИ будуткоды следующих разрядов: 6,10, 14, 18,22 ф 26,30,2. Затем производится сдвиг этого значения на два разряда и запись в соответствующие разряды выходного регистра 4 (фиг,2).Таким образом, в выходном регистре.4 за четыре такта получаем сдвинутое на 1 1 разрядов влево число, Аналогичным образом производится сдвиг на любое число разрядов. При необходимости осуществить сдвиг вправо выполняется сдвиг влево на величину, соответствующую значению дополнительного кода параметра сдвига.,га и составляет для рассмотренного примера 6 тактов)Предлагаемое устройство относительно ранее известных обладает меньшимиаппаратурными затратами.,йействительно, аппаратурные затраты регистров 1,4 одинаковы с прототипом, Реализацияэлементов И 6-9 и ИЛИ 3,4 прототипатребует таких жеаппаратурных затрат,что и, реализация элементов И-ИЛИ 2 впредлагаемом устройстве, т.е, 16 корпусов 1 ЛА 558 серии 155, Для реализациисдвигателя 3 предлагаемого устройствапотребуется значительно меньше аппаратурных затрат, чем для реализации сдвигателя в прототипе. В прототипе для реализациисдвигателя потребуется 16корпусов 16-ти канальных мультиплексоров, кроме этого, необходимо реализоватьшесть направлений приема информации. Впредлагаемом устройстве, обеспечивающем сдвиг слова той же длины п разрядов используется сдвигатель всего -3 Э4разрядный, требующий для своей реализации 8 корпусов 8-ми канальных мультиплексоров, т.е. экономия составляет8 корпусов. Аппаратурные затраты блока6 выбора незначительны: двухвходовыйдешифратор и семираэрядный сдвиговыйрегистр,формула изобретения1 Устройство сдвига, содержащее последовательно соединенные входной регистр, элементы И-ИЛИ, сдвигатель и выходной регистр, регистр параметра сдвига,один из выходов которого подключен куправляющему входу сдвигателя, и шинууправления, о т л и ч а ю щ е е с я тем,что, с целью повышения, быстродействия3 устройства и его упрощения, в него введен блок разрешения выборки информации,выходы которого соединены с другимивходами элементов И-ИЛИ, первые входыблока разрешения выборки информации10 подключены к другим выходам регистрапараметра сдвига, второй вход блока разрешения выборки информации соединен сшиной управления,352, Устройство сдвига по п. 1, о т -л и ч а ю щ е е с я тем, что блок разрешения выборки информации выполнен на последовательно соединенных дешифраторе и регистре сдвига, выходы которого соединены с выходами блока разрешения выборки информации, входы дешифраторасоединены с первыми входами блока разрешения выборки информации, второй вход которого подключен к управляющему вхо ду регистра сдвига.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР206155, кл. 5 11 С 19/00, 1967.2. Патент США3374463,кл, 340-172,5, опублик, 1968.3. Патент франции % 2156007,кл. С, 11 С 19/00, опублик. 1973.Ю 4. Авторское свидетельство СССР458824, кл, 6 06 Р 7/24, 1975