Патенты с меткой «блокапостоянной»

Номер патента: 799019

Опубликовано: 23.01.1981

Автор: Носачев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...9 управления, первыйвторой и третий выход которого соединены соответственно с первым выходом устройства, входом счетчика 1 иодними из входов элементов И 4, апервый вход блока 9 подключен к выходу схемы 5 сравнения .Входы схемы 7 сравнения подключены соответственно к выходам регистра8 и выходу сумматора б, один из входов которого соединенс четвертымвыходом блока 9 . Другие входы сумматора б соединены с выходами регист- эора 3. Выход схемы 7 сравнения подключен ко второму входу блока 9.Устройство работает следующим образом.Блок 9 управления Формирует сериюК обращений по каждому адресу заданного массива адресов блока 2. Информация блока 2, считываемая при первом обращении к проверяемому адресу,передается в регистр 3 числа с помощью...

Номер патента: 809396

Опубликовано: 28.02.1981

Авторы: Бородин, Егорова, Огнев, Столяров, Шамаев

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...подключены соответственно ко входу и к выходу контролируемого блока 6 постоянной памяти, выполненного на запомина ющих микросхемах (ЗМ).Устройство работает следующим образом.Блок 4 управления вырабатывает и выдает на вход 6 блока - постоянной памяти импульсы обращения и последовательность кодов адреса для выборки запоминающих микросхем в соответствии с позициями систематического кода Хемминга, причем адреса слов в пределах информационной емкости запоминающей микросхемы выбираются последовательно, т.е. выбирается первый ряд микросхем и последовательно перебираются адреса слов, относящихся к первому ряду. 40Считываемая информация суммируется методом контрольного суммированияв блоке 5 многоразрядных сумматоров.После окончания выбора...

Номер патента: 822298

Опубликовано: 15.04.1981

Авторы: Подвальный, Сборик

МПК: G11C 29/00

Метки: блокапостоянной, памяти

...иэ входов сумматора по модулю два, другойвход которого соединен с выходоммультиплексора, информационный иадресный входы которого подключенысоответственно к выходу усилителя считывания и к третьему выходу блока управления. На чертеже изображена принципиальная схема предлагаемого устройства рые вход и выход которого подключены ра 9 сдвига соединены соответственно с четвертым выходом синхронизатора 1 и с третьим входом схемы 5 сравнения,Информационный вход и другие выходырегистра 9 сдвига подключены соответственно к выходу и к одному иэ входов сумматора 8 по модулю два, другой вход которого соединен с выходом мультиплексора б, информационныйи адресный входы которого подключены соответственно к выходу усилителя7 считывания и ктретьему...