Патенты с меткой «запоминающее»

Номер патента: 1376120

Опубликовано: 23.02.1988

Авторы: Бондаренко, Криночкин, Мануилов, Соболев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...импульсом 1" на элемент 4поступает с генератора 6, запускаемого блоком 8, импульс 3 спадающейамплитуды с низкочастотным заполнением (частота Г, длительность ).Во время действия импульса спадающейамплитуды с низкочастотным заполнением в устройстве производится многократная (10-20 раз) запись информационного сигнала. Для этого через временной интервал з(задается блоком 8) после окончания первого импульса записи подается последовательность информационных сигналов и импульсов записи с генераторов 5 и 6, запускаемых блоком 8, соответственно 10-20 раз. Фазы всех информационных и записываюцих импульсов синхронизированы блоком 8.В момент времени Т, когда необходимо начать процесс считывания с ге( нератора 5, подается импульс 4 записи (частота Г,...

Номер патента: 1377911

Опубликовано: 28.02.1988

Авторы: Седова, Твердов, Юхневич

МПК: G11C 11/00

Метки: аппарата, запоминающее, телеграфного

...блокирующие сигналы, запрещающие запись информа ции в блок 2 и вывод информации из устройства. Сигналом с четвертого выхода блок 16 устанавливает счетчики 6 и 12 в нулевое состояние. Одновременно с этим сигнал с первого выхода 30 блока 16 устанавливает триггер 35 в состояние, при котором сигнал с его инверсного выхода блокирует прохождение через элемент И 10 импульсов с входа 8 на вход счетчика 12. Последний остается в нулевом состоянии до снятия блокировки с элемента И 10. Нри этом сигнал с прямого выхода триггера 35 разрешает прохождение импульсов с входа 8 через элемент 40 И 29. В результате с каждым тактом сигналов на входе 8 синхронно с пере.ключением счетчика 6 информация из блока 2 считывается в регистр 3, начиная с первого...

Номер патента: 1377913

Опубликовано: 28.02.1988

Авторы: Брагин, Лашевский, Сегаль

МПК: G11C 11/40

Метки: запоминающее

...отпирая адресные транзисторы в соответствующих элементах 1 памяти информационных разрядов и элементе 2 памяти контрольного разряда, Считываемая нз элементов 1 памяти информация через соответствующие усилители 13 считы- . вания поступает на входы элементов 8, на другие входы которых с элемента 2 памяти контрольного разряда через усилитель 14 считывания контрольного разряда поступает сигнал, который при наличии в слове дефектного элемента памяти инвертирует считываемую информацию (на элементе 8),и, таким образом, исправляет сигнал; считанный из дефектного элемента памяти, поскольку он не инвертируется при повторной записи из-за неисправности элемента памяти (информация в де- фектном элементе памяти не изменена), Информация с исправных...

Номер патента: 1377914

Опубликовано: 28.02.1988

Авторы: Боборыкин, Деркач, Золотопуп, Мержвинский

МПК: G11C 17/00

Метки: запоминающее, постоянное

...срабатывания,Полученный на выбранном выходе дешифратора 2 сигнал высокого уровня поступает на формирователь 5 сигнала выбора разрядной шины, который ограничивает его по амплитуде, С выхода формирователя 5 сигнал поступает на ограничители 13 разрядного тока (резисторы), число которых равно числу разрядов накопителя 10. В случае разрыва в цепи элемента памяти разрядная шина накопителя заряжа" ется до уровня,. лежащего выше пора" га срабатывания порогового элемента ИЛИ блока 11, и на информационном выходе 12 формируется выходной сигнал. Невыбранные разрядные шины, а также шины, в которых цепь элемента памяти замкнута, разряжаются до уровня, лежащего ниже уровня срабатывания пороговых элементов ИЛИ блока 11. Разряд происходит по...

Номер патента: 1377917

Опубликовано: 28.02.1988

Авторы: Березин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...иходнофазный выход, т.е, в мажоритарномЭСЛ-элементе, принимающем сигналыс выходов двух элементов ИСКЛЮЧАЮЩЕЕИЛИ, необходимым является использо-вание переключателя тока, преобразующего однофазные сигналы в парафазные,что снижает быстродействие мажоритарно.ного элемента и блока коррекции в целом. Поэтому для исключения подобнойзадержки блоки 8, и 88 мажоритарного декодирования строятся на элементах нечеткости 9, четности 10,реализованных на переключателях тока,а вместо мажоритарного элемента используется трехвходовый лоГическийэлемент 22, условно названный элементом коррекции ошибки.Когда логические уровни сигналовна выходах элементов 9 и 10 одногоиз блоков 8 мажоритарного декодирования равны, т.е. при восстановленииинформационного...

Номер патента: 1381593

Опубликовано: 15.03.1988

Авторы: Гольденштейн, Коган

МПК: G11C 16/10

Метки: записи, запоминающее, информации, постоянное, программируемое

...6 на первом и втором входах элемента И 16 присутствуют уровни "0", разрешающие прохождение импульсов с первого выхода генератора 11 через элемент И 16 на третьи входы групп элементов И 12, 13. По положительному импульсу с первого выхода генератора 11 информация с мультиплексора 3 и блока 9 оперативной памяти через группы элементов И 12, 13 поступает на блок 1 сравнения. При неравенстве информации на его выходе появляется уровень 1, при равенстве сохраняется уровень "0". Если информация ППЗУ и хранящаяся в блоке 9 оперативной памяти неравны, то через элемент И 20 (на его втором входе уровень "1") уровень "1" поступает на генератор 6 и запускает его. На первом выходе генератора 6 появляется пачка импульсов. На время .действия пачки...

Номер патента: 1381596

Опубликовано: 15.03.1988

Автор: Ашман

МПК: G11C 11/34, G11C 14/00

Метки: запоминающее, источником, питания, резервным, энергонезависимое

...6 до напряжения, близкого к Чг При использовании, например, в качестве микросхем 1 памяти КМОП ОЗУ напряжения источника 2 питания должно быть равным Ч= +5 В+ 1 Оо; минимальное значение этого напряжения равно Ччнн= = 4,5 В. Источник 6 питания должен иметь напряжение Чг, существенно превышающее Ч, в бортовых устройствах в качестве источника 6 может быть использована борт- сеть с напряжением Чг= +27 В.При включенном источнике 2 литания на. пряжение на истоке транзистора 8 устанавливается равным Ч) Ч.р., а на затвореК=Ч + - , Ч. Ъ) Чр чинТак как напряжение между затвором иистоком(3) то транзистор 8 оказывается закрытым, В -этом случае питание микросхем 1 памяти осуществляется от источника 2 питания, а источник 6 служит только для...

Номер патента: 1381597

Опубликовано: 15.03.1988

Авторы: Дичка, Корнейчук, Самофалов, Сидоренко, Чернов

МПК: G11C 11/40

Метки: запоминающее, постоянное

...разрядов обеспечивало маскирование как можно большегоколичества отказов. Если при записи словав накопитель в некотором разряде ячейки имеется отказ, то группа разрядов исходного слова, включающая разряд, подлежащий записи в отказавший запоминающий элемент ячейки, при условии несовпадения записываемой цифры и типа отказа (О или 1), инвертируют, а в соответствующий дополнительный разряд записывают 1, Затем преобразованное таким образом слово вместе с дополнительными разрядами кодируется кодом Хемминга и результат заносят в память: в накопителе 1 хранится преобразованное слово и контрольные разряды кода Хемминга, а в накопителе 2 - разряды инвертирования. Перечисленные операции выполняются при изготовлении ПЗУ.40 Чтение информации...

Номер патента: 1381598

Опубликовано: 15.03.1988

Авторы: Гусева, Дрозд, Котлинский, Кравцов, Полин, Соколов

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее

...номерами.Форму.га азсгретсгггг ч 50 55 3Если сигнал Упр.иых. в одном тактс равен 1, а в трех последующих 0, то в блок 6 в первом такте (Упр.иых.=1) с частотойзаписываются одновременно четыре тестовых набора. Передача данных на информационный выход устройства осуществляется с частотой 4 по п,г 4 каналам с номерами, кратными 4.Если сигнал Упр.вых. в одном такте равен 1, а в семи последующих О, то в блок 6 в первом такте (Упр.вых.=1) с частотой ) записываются одновременно восемь тестовых наборов. Передача лзнных на информационный выход устройства осуществляетсяя с частотой 8) по гг/8 каналам с номерами кратными 8.В режиме регистрация ответные реакции объекта испытаний прихолят на периый информационный вход блока 1, полключецный к...

Номер патента: 1381600

Опубликовано: 15.03.1988

Автор: Федин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...технике и может быть использовано для записи и длительного хранения значений напря 5 жения аналогового сигнала.Цель изобретения - упрощение аналогового запоминающего устройства.На чертеже приведена функциональная схема устройства. 1 ОУстройство содержит ячейку аналоговой памяти на трансфлюксоре 1 с обмотками записи 2, считывания 3 и выходной обмоткой 4, генератор линейно нарастающего напряжения 5, компаратЬры 15 6,7, генератор 8 считывания и усилитель 9 считывания.Аналоговое запоминающее устройство работает следующим образом.При наличии на входе разрешения записи напряжения положительной полярности устройство находится в режиме хранения записанного ранее значения напряжения, величина которого определяется остаточным потоком в...

Номер патента: 1381601

Опубликовано: 15.03.1988

Автор: Мурашкин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...аналогового сигнала.Функциональная схема аналоговогозапоминающего устройства приведенаиа чертеже,Устройство содержит компаратор 1,генератор 2 импульсов, элемент И 3,счетчик 4 и цифроаналоговый преобразователь 5,Устройство работает следующим образом.При подаче на пусковой вход устройства импульса происходит обнуление счетчика 4 и установление нулевого напряжения на выходе устройства.При входном напряжении положительнойполярности компаратор 1 устанавливается в единичное состояние, и импульсы с выхода генератора 2 проходят1через элемент И 3 на счетный вход 3 Осчетчика 4, Цифровой код на выходесчетчика 4 растет, как и соответствующее ему выходное напряжение цифроаналогового преобразователя 5, чтопродолжается до тех пор, пока выходное...

Номер патента: 1381602

Опубликовано: 15.03.1988

Автор: Андрушкявичюс

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...образованным диодной парой 3, 4 и резистором 5. Благодаря этому в момент замыкания ключей 11, 12 и 13 на выходе усилителя 2 напряжение больше входного и имеет одинаковую полярность, что способствует более быстрому заряду.конденсатора 14.Преимущество аналогового запоминающего устройства по сравнению с прототипом заключается в том, что благо" даря гальваническому разделению входных и выходных цепей, оно обладает высокой помехоустойчивостью а также в нем предусмотрена воэможность дискретного изменения коэффициента передачи. При применении устройства в. многоканальных системах сбора данных значительно уменьшается число оборудования, что позволяет отказаться от применения сложных и дорогостоящих широкополосных устройств гальванической...

Номер патента: 1381603

Опубликовано: 15.03.1988

Авторы: Вагнер, Ефимов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выходе которого появляет ся передний Фронтимпульса, запускавщцй Формирователь 12 третьего канала, который вырабатывает отрицательный импульс, Этот импульс через элемент И 14 (0 ,) поступает на управляющий вход ключа 4 и закрывает его до своего окончания, т.е. до момента времени С в результате чего сокращается процесс разряда конденсатора 5, что свидетельствует об окончании хранения дискретного значения выбранного канального напряжения. Импульс формирователя 12 третьего канала через элемент И блока 15 поступает также на выход 22 третьего канала. После его окончания (в момент времени С,) вновь начнется процесс разряда конденсатора 5, который будет продолжаться до момента временикогда напряжение на выходе операционного усилителя 6...

Номер патента: 1381605

Опубликовано: 15.03.1988

Авторы: Билецкий, Бушуев, Корнейчук, Орлова, Щербина

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...блок управления формирует и в случае, если произошла ошибка в маркерном разряде ячейки, т.е. на выходе последнегоэлемента ИС 1 С 1 ЮЧАНЦЕЕ ЮИ, входящегов состав блока 9, появился единичныйсигнал): выдачу инверсного содержимого входного регистра 3 (всех разря 5до в, включая и маркерный ); з аписьего в накопитель 1, считывание с него в регистр 4 слова,Содержимое регистров 3 и 4 сравнивается в блоке 9 определения ошибочных разрядов (сравниваются инверсное значение исходного слова, хранящегося в регистре 3, и значение инверсного слова, считанного из накопителя, т.е. два инверсных кода). Иесли ошибки в слове отсутствуют (чтовозможно в случае, если первоначально г-кратный отказ привел к появлению-кратной, многократной ошибки), тона выходе...

Номер патента: 1382844

Опубликовано: 23.03.1988

Авторы: Захарян, Красовский

МПК: G11C 11/14

Метки: доменах, запоминающее, магнитных, цилиндрических

...устойчивые ошибки, то по группе входов-выходов 23 устройства из контроллера 1 выдается ад" рес инАормационного блока с НКО и сообщение о необходимости перезаписи инАормации по данному адресу.Если НКО = О, то осуществляется анализ Алага КО, В случае КО = 1, т.еимеют место одна устойчивая и по крайней мере одна неустойчивая ошибки, контроллер 1 переводит .устройство в режим исправления ошибочного бита. Если КО = О, т,е. имеют место по крайней мере две неустойчивые ошибки, то выполняется переход О к следующему адресу инАормационного блока.Если первоначально блок 3 обнаружения и коррекции ошибок устанавливает Алаг БКО = О и Алаг КО = 1, то также производится повторное считывание инАормационного блока по текущему адресу из накопителя 9 и...

Номер патента: 1383441

Опубликовано: 23.03.1988

Авторы: Кузнецов, Онышко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...М блоковпамяти, младшие т-К разрядов которого поступают на адресные входы Л блоков памяти.На одном из выходов дешифратора 2 вырабатывается сигнал разрешения выборки, блока памяти, который поступает на входысоответствующих элементов И 10 и 11 иразрешает прохождение сигналов Запись(ЗП) и Чтение (ЧТ) на соответствующий блок памяти,При выполнении процедуры записи навходе 9 сигнал отсутствует, на входы 6 подаются записываемые данные, которые записываются в блок памяти, номер которогоопределяет дешифратор 2. При выполнении 30процедуры чтения на входе 9 сигнал такжеотсутствует. Блок памяти, номер которогоопределяет дешифратор 2, выставляет на вы ходах 7 считываемые данные.Выход 8 идентификации отмечает периодзанятости соответствующего блока...

Номер патента: 1383442

Опубликовано: 23.03.1988

Авторы: Перепелкин, Путинцев, Скосырский

МПК: G11C 11/40

Метки: запоминающее, постоянное, программируемое

...какого-либо адресного формирователя напряжений выше Опор на первом и втором выходах этого формирователя устанавливаются уровни логического нуля. Наличие уровней логического нуля на одной паре входов дешифраторов 2 и 3 приводит к тому, что ни один из выходов дешифраторов не выбирается, если дешифраторы не имеют дефектов,Поочередно подавая на каждый вход адресных формирователей напряжение, превышающее порог срабатывания порогового элемента 11, и осуществляя перебор входных сигналов на остальных адресных входах, в случае исправного устройства ток через элемент памяти отсутствует. При этом на выходе усилителя 6 считывания устанавливается уровень логической единицы. 20 25 30 35 40 45 В случае дефектов, например обрыв на входе дешифратора 2,...

Номер патента: 1383446

Опубликовано: 23.03.1988

Авторы: Дик, Стенин

МПК: G11C 11/401, G11C 19/28

Метки: запоминающее

...пока сохраняется соответствующее направление тока в контуре.Когда энергия магнитного поля элемента 13З 5 полностью исчерпывается, преобразуясь вэнергию электрического поля соответствующих электродов переноса (выход 6) и частично - в тепло, колебание напряженияна выводе 6 прекращается, так как элемент14 размыкается.Последующие пары тактовых импульсоввызывают формирование на выходе 6 импульсов колоколообразной формы.По окончании импульсов управления навходе разрешения устройство переходит в45режим хранения. Причем, если импульс оканчивается в момент, когда ключ 15 замкнут,то формирование очередного колебания навыходе 6 завершается точно так же, как и приналичии управляющего импульса. Однакодалее при появлении очередного импульсана входе 29...

Номер патента: 1383448

Опубликовано: 23.03.1988

Авторы: Братов, Строцкий

МПК: G11C 27/00, G11C 27/02

Метки: аналоговое, запоминающее

...истечении времени бар замыкается элемент 5. При этом схема устройства соответствует схеме фильтра нижних частот второго порядка. После завершения переходных процессов от переключения элемента 5 размыкается элемент 1 и элемент 5 и аналоговое запоминающее устройство переходят в режим хранения.Поскольку сигнал на выходе устройства соответствует сигналу на элементе 7, то устройство переходит в режим хранения со сглаженным сигналом на элементе 7.Время переходного процесса схемы устройства после замыкания элемента 5 незначительно, так как замыкание происходит после выравнивания напряжений на входе и выходе устройства, т. е. после отработки скачка напряжения. Накопленный заряд на элементе 4 также незначительный по вели чине, так как в...

Номер патента: 1387042

Опубликовано: 07.04.1988

Авторы: Грановский, Мельников

МПК: G11C 19/00

Метки: буферное, запоминающее

...в регистр 4. Считанная по этому адресу информация с выхода 16 может быть передана потребителю по входу 21 строба чтения. По сигналу с выхода дешифратора 7, поступающему на тактовый вход триггера 9, триггер возвращается в исходное состояние и элемент И - НЕ 10 запирается. В результате блокируются счетчик 12 и дешифратор 7, На этом 4-тактный цикл считывания заканчивается. Описанный цикл считывания повторяется с поступлением на триггер 9 сигнала чтения.В случае одновременного поступления в устройство совпадающих по фазе сигналов записи и чтения совместно срабатывают триггеры 8 и 9. При этом включается один из элементов И - НЕ, так как наличие взаимно блокирующих связей между элементами И - НЕ исключает совместное включение двух...

Номер патента: 1387043

Опубликовано: 07.04.1988

Авторы: Бондаренко, Криночкин, Мануилов, Соболев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...записи информационный сигнал с генератора 6 поступаетна вход преобразователя 2, который возбуждает в носителе 1 акустическую волну. Вмомент времени 1=т(Т(тС), где Т - длительность информационного радиоимпульса.1. - длина носителя 1 в направлении распространения акустического потока, тт - скорость акустических волн с генератора 4 напреобразователь 3, подается записывающийрадиоимпульс, частота которого совпадает снесущей частотой информационного сигнала,Записывающий радиоимпульс возбуждает в 45носителе 1 акустическую волну. Нелинейноевзаимодействие акустических волн за счетсильной магнитоупругой связи материала носителя 1 приводит к появлению в областипересечения акустических потоков статической саставляющей магнитного поля и...

Номер патента: 1387046

Опубликовано: 07.04.1988

Автор: Алексеев

МПК: G11C 29/00

Метки: дефектных, запоминающее, обходом, памяти, элементов

...13 коды 11111111, 11 11111 разрешают прохождение кода через элементы И 10 з, 106, 1 Од, 19 г, 1015 10 нь 10 г, 10 г 4 в 10 е разряды блока 3.Таким образом, информация из регистра 7 числа записывается только в исправные элементы памяти ячейки памяти блока 3 при любой локализации по разрядам,Считывание числа из блока 3 в регистр числа 7, Считываемое слово ранее записывается по соответствующему адресу в 8 годных (из общего числа 100) разрядах блока 3. При подаче на входы регистра 1 и блока 4 кода адреса на выходах преобразователей 12 и 13 появляются коды, поступающие на соответствующие входы элементов И первой группы 8, реализующие прохождение кода слова из годных разрядов 10 15 20 ячейки памяти в разряды регистра 7.Например, если в...

Номер патента: 1387047

Опубликовано: 07.04.1988

Автор: Алексеев

МПК: G11C 29/00

Метки: дефектных, запоминающее, обходом, памяти, элементов

...с (ги+1) -го по (и+К) -й выбранной ячейки памяти.Таким образом, в дефектные разряды (элементы памяти) ячейки памяти блока 3 информации из регистра 6 числа не записываются. При этом локализация дефектов несущественна, т,е. дефекты могут быть в любом из разрядов ячейки памяти,Считывание числа из блока 3 в регистр 6 числа.Считываемое слово было ранее записано по соответствующему адресу в и годных, из общего числа (и+К), разрядах блока 3. При подаче на входы регистра 1 и блока 4 кода адреса на выходах блока 5 появляются коды, поступающие на соответствующие управляющие входы мультиплексоров 7. 25 30 35 40 45 50 55 При этом на выходы мультиплексоров 7 подключаются выходы соответствующих разрядов блока 3 памяти, Так, если в выбранном слове...

Номер патента: 1387048

Опубликовано: 07.04.1988

Авторы: Каширский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...считанная из резервного блока 2 памяти, подается на (п+ 1) группу входов блока 7 суммирования. Поразрядная сумма по модулю два информации одноименных разрядов с (п+ 1) групп входов блока 7 суммирования поступает на другие входы коммутаторов 9 - 9 и на входы блока 8 формирования сигнала неисправности устрбйства.Так, при п=З, если на первую группу входов блока 7 суммирования поступает информация 0001, на вторую группу входов 0010,на третью группу - 1101, а с выходов резервного блока 2 памяти на четвертую группу входов блока 7 суммирования поступает информация 1110, равная поразрядной сумме по модулю два информации одноименных разрядов трех первых групп входов, с выходов блока 7 суммирования поступает информация, равная 0000.Б случае...

Номер патента: 1388949

Опубликовано: 15.04.1988

Авторы: Зеебауэр, Корнейчук, Марковский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...код команды опроса ассоциативного накопителя 1 (0011), который вызывает формирование единичных сигналов на выходе 22 дешифратора 17 команд, по которым осуществляется прием кода с шины 12 на регистр 3 маски, ассоциативный опрос ячеек накопителя 1 незамаскированными разрядами содержимого регистра 2 данных (при совпадении немаскируемых разрядов регистра 2 данных с соответствующими разрядами содержимого ячейки накопителя 1 на выходе последнего формируется сигнал единичного уровня), прием кода с выходов накопителя 1 через открытые элементы И 4 на регистр 5.В следующем такте (фиг. 4) на шину 12 поступает следующий за старшим (второй) слог слова-аргумента поиска, на маркерный разряд шины 12 подается потенциал нулевого уровня. Одновременно на...

Номер патента: 1388950

Опубликовано: 15.04.1988

Авторы: Лисица, Мерхалев, Сидоренко, Солод

МПК: G11C 17/00

Метки: запоминающее, постоянное

...передающих вентилей на МДП-транзисторах и является одновременно демультиплексором, т. е. сигнал может быть подан на его выход и снят с избранного информационного входа. Предлагаемый способ выбора информации из матрицы накопителяпозволяет сократить число передающих вентилей в каждой цепочке мультиплексора, в результате уменьшилась задержка информационного сигнала при передаче его от стока транзистора выбранного запоминающего элемента до первого входа дифференциального усилителя. Кроме того, ускорен процесс подключения истока транзистора выбранного запоминающего элемента к шине нулевого потенциала. Исток подключается к стоковой области третьего элемента разряда 37, что осуществляется одним передающим вентилем на МДП-транзисторе, на...

Номер патента: 1388951

Опубликовано: 15.04.1988

Авторы: Володарский, Исмагилов, Михеев, Фрадкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...теперь указывает адрес следующего цикла записи в накопитель, разблокируется прохождение сигнала чтения через элемент И 2, снимается сигнал с выхода 18.Если реверсивный счетчик 10 сброшен (в результате полного наполнения блока 12 памяти), то устанавливается триггер 6, что блокирует прохождение сигнала записи через элемент И 1.На этом цикл записи заканчивается.При поступлении импульса чтения на вход 16 происходит цикл считывания числа по адресу, определяемому счетчиком 9. Цикл чтения аналогичен циклу записи. К концу цикла чтения содержимое счетчика 9 увеличено на единицу, содержимое счетчика 10 уменьшено на единицу, триггер 6 сброшен, триггер 7 установлен или сброшен в зависимости от содержимого счетчика 10. 25 Зг, 40 45 50 5 с При...

Номер патента: 1390637

Опубликовано: 23.04.1988

Автор: Ященко

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...= 0; если РК 1 Ф О, товыход на цикл 1; если РК 1 = О, товыход на цикл 2; если 1 с = Р 11 то.анализ РК 1 = 0; если РК 1 Ф О, то выход на цикл 3, если РК 1 = О, то выходна цикл 4, 1390637По микрокоманде и + 3 осуществляется запись н элемент А 1, значения1 с и А,По микрокоманде и + 4 осуществляется запись К в строку К + 1.5По микрокомандам и+5, и+6, и+7осуществляются запись единицы в строке элемента А; в столбец И + адресэлемента А 1 установка РК 2 = 1,сброс РК 1 и выход на цикл В.В цикле 2 по микрокомандам и+8,и+9,п+10, и+11, и+12 осуществляютсяА ; = Гс Л А запись единицы в стро-.ке элемента А, в столбец М + адресэлемента А: РК 2 = 1, РК 1 = 0 и переход на цикл В.В цикле 3 по микрокомандам и+13.и+14, и+15 осуществляется выполнениетретьего...

Номер патента: 1392594

Опубликовано: 30.04.1988

Авторы: Волченская, Егоров, Князьков, Раевский

МПК: G11C 19/00

Метки: запоминающее, одноразрядное, стековое

...внутри блока 2 коммутации согласно фиг.4,Блок 2 коммутации состоит нз трехэлементов И 14 - 16, трех мультиплексоров 17 - 19, элемента НЕ 20, перемычки 21 и транзистора 22.Устройство работает в двух режимах следующим образом, 1392594В первом режиме информация подается с входа 2-3 на выход 2-3 , с вхо/ да 2-4 на выход 2-4, с входа 2-5 на выход 2-5 , с входа 2-6 на выход 2-6, элементы И 14-16 открыты на5 базу транзистора 22 и вход элемента НЕ 20, на выходе которого постоянно находится "О".Во втором режиме, т.е. при выходе из строя элемента памяти, на вход 13 подается отрицательный потенциал от дополнительного источника питания, перемычка 2 перегорает и снимает "1" с входа элементов И 14-16. Муль типлексоры 17-19 переключают цепь с входа...

Номер патента: 1392595

Опубликовано: 30.04.1988

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...слово подаются на входы блока 4 контроля и коррекции ошибок, где производится выявление и коррекция ошибок в Ь+1)-разрядном информационном слове. Скорректированное Х-разрядное информационное слово с выхода блока 4 контроля и коррекции ошибок подается на выход устрой" ства и на вход блока 5. Контрольные байтные разряды получают путем сум" мирования по модулю два сигнала байта, Контрольные байтные разряды подаются на выход устройства с выхода блока 5.В предлагаемом устройстве корректирующие коды исправляют одиночные ошибки и обнаруживают двойные ошибки, но не выявляют полного пропадания слова на выходах блоков 2 и 3, 11 ри этом на выходах устройства формируется нулевое слово с правильными контрольными разрядами. Контрольные байтные разряды...