Патенты с меткой «запоминающее»

Номер патента: 875470

Опубликовано: 23.10.1981

Авторы: Дерий, Дичка, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...входурегистра 2. Управляющий вход дешифратора 4 и управляющие выходы схемыб сравнения и дешифратора 4 соединены соответственно с другими выходом и входами блока 9,Устройство работает следующимобразом.пусть используется корректирующкйфкод мощности к , под которойаодраэумевается способность корректирующего кода исправлять ошибкиот 1 до КЧисло, подлежащее записи в накопитель 1 и предварительно закодированное, поступает на первый регистрчисла 2. В режиме контрольной записи .код с первого регистра числа 2записывается в накопитель 1 и счи Если в маркерных разрядах - кодф01 , содержимое первого регистрачисла 2 передается в блок 7, гдепроизводится декодирование числа,в результате которого определяютсяпотери подлежащих коррекции разрядов,...

Номер патента: 875471

Опубликовано: 23.10.1981

Автор: Комаров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...вход выходного регистра 3. При этом происходит восстановление правильной информации.Блок 4 управляет работой устройства с автономным контролем в следующих режимах:а) режим контрольной записи, кото. рый состоит иэ 2 циклов; записи и считывания при исправной ячейке накопителя и из трех циклов; запись, считывание и запись (инвертированной информации и "1" в контрольном разряде) при неисправной ячейке накопителя;б) режим считывания записанной,в накопитель информации (необходим адин цикл считывания);в) режим записи - считывания, который совмещает два предыдущих режима работы.На вход блока управления подается признак ошибки при сравнении кодов записываемого числа в режиме контрольной записи.Признак завершения режима контрольной записи...

Номер патента: 875474

Опубликовано: 23.10.1981

Авторы: Екимов, Иванов, Сайкович, Станин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...более подробно дваслучая, имеющих место при считыванииинформации иэ накопителя. Первый случай, когда в считываемой информацииошибки нет. В этом случае сигнал совторого выхода 14 блока 5 контролячерез минимально необходимое время,затрачиваемое для проверки информации на чвтность поступает в Формирователь 8, формирующий сигналы сопровождения, подготовленный к работеимпульсом,с седьмого выхода 15 блока7 управления, разрешающим прием ин 10 формации потребителя по сигналу сопровождения исправной информации свыхода 1 б формирователя 8.фактически фронт выдачи сигналасопрсвождения безошибочной информа 45 ции является началом следующего цикла считывания, но при этом учитывается сигнал обратной связи анализаошибки на входе...

Номер патента: 877612

Опубликовано: 30.10.1981

Авторы: Бородкин, Кудашов, Маленкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...2 н импульсы управления сравнением, поступающие на вторые входы дополнительных элементов И 9 и 10.Первым импульсом считывания (фиг.2 Э) из оперативного накопителя 1 извлекается информация К-го разряда йнформационного слова (фиг. 2 й), поступающая с выхода 17 на первый вход допол кительного элемента И 9, а с выхода 12К-го разряда сдвигового регистра 2поступает информация К-го разрядаинформационного слова (фиг. 2 К)на первый вход дополнительного элемента И 10,При первом импульсе управлениясравнением (фиг. 2 Л)информация, снимаемая с выходов дополнительных элементов И 9 и 1 О, поступает на входы.элемента 11 сравнения. При совпаденииинформации на обоих входах элемента 11сравнения на ее выходе сигнала небудет.По заднему фронту импульса...

Номер патента: 877613

Опубликовано: 30.10.1981

Авторы: Гусев, Иванов, Кренгель, Персов, Шагивалеев, Ярмухаметов

МПК: G11C 11/00

Метки: запоминающее

...активиэируюшие соответствующий адресный вход блока памяти адресов 1. Третьим источником являетсяблок счетчиков 9. Какой из источниковадреса должет быть подключен к соответствующему дешифратору 5 и 6, оп"ределяется коммутаторами 7. Коммутаторы подключают к дешифраторамюйбо наиболее приоритетный источник - таковым является вход устройства (с пульта вмешивается оператор - ему дан высший приоритет),либо тот источник, подключение которого определяется состоянием регист"ра 10 признаков адресов дополнитель-,ными разрядами блока 8 памяти микропрограмм,При адресации блокапамяти адресов из блока 8 памяти микропрограммкоммутаторы 7 работают следующим образом (фиг. 2): часть разрядов (поле)адреса задает номер ячейки блок 4 памяти адресов, а другой...

Номер патента: 877614

Опубликовано: 30.10.1981

Автор: Конопелько

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...подключен ко второму входу выходного блока 11.Количество строк (слов) э третьем накопителе 32 и разрядность регистра 31 сдвига равны количеству исправ о ляемых разрядов накопителя 1, предусмотренному при создании устройства. Количество слов во втором накопителе 12 и разрядов (столбцов) в третьем накопителе 32 равны п 1=1 оу (г+1). Т 5Устройство работает следующим образом.В исходном состоянии все запоминающие элементы 13 второго накопителя 12 устанавливаются в нулевое состоя- зз ние нулевым сигналом, с установочного входа 37 через элементы И 29 шестой группы. При этом единичный сиг нал на выходе третьего элемента ИЛИ:25 держит открытым элементы И. 18 четвер той группы, а регистр 31 сдвига по установочному входу заносится информация 10О....

Номер патента: 877615

Опубликовано: 30.10.1981

Автор: Клейменов

МПК: G11C 11/14

Метки: доменах, запоминающее, магнитных, цилиндрических

...тока продвижения(фиг. 2) содержит ключи втекающего13 и вытекающего 14 тока, включенные последовательно. Параллельно каждому ключу включены диоды 15 и 16для рекуперации энергии. Входы формирователей 17 и 18 связаны со входами ключей 13 и 14, а выход 9 сосредней точкой 20 соединения ключей 13 и 14,Сигнал с блока 12 шин управлейияпоступает по шинам управления 21-32одновременно на входы формирователейб и 7, 4 и 5, 8 и 9. Сигналы управле"ния на вторых входах источников 3магнитного поля накопителей смещены по фазе относительно сигналовуправления на первых входах источников 2 магнитного поля накопителейна угол 90 . Для уменьшения потребляоемой мощности фазовые сигналы управления подаются со скважностью 114.Эо позволяет в одну четверть периода...

Номер патента: 877616

Опубликовано: 30.10.1981

Авторы: Гусаинов, Литвинов, Таубкин, Фролов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...модификации. При подаче части информационного сигнала на входной регистр 1 в режиме воспроизведения возбуждаются выходы тех модифицированных ассоциативных запоминающих элементов 2, для которых число активированных входов превосходит некоторый порог воспроизведения ус,танавливаемый на шине 4 установки порога записи и порога вопроизведения. Сигналы с выходов ассоциативных запоминающих элементов 2 суммируются на каждом. разряде вьиодного регистра 3, связанном с теми же, ассоциативными запоминающими элементами, что и соответствующий разряд-входного регистра 1. Если число активированных входов данного разряда выходного регистра 3 превышает некоторый порог, устанавливаемый на шине б установки порога для выходного регистра, на выходы этого...

Номер патента: 877617

Опубликовано: 30.10.1981

Авторы: Бекасов, Буров, Торгашев, Шкиртиль

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...слов или массивов, если в устроистве записаны массивы, а также определяет начало свободной памяти, если накопитель 3 не заполнен полностью (самая правая единица в регистре 7 сдвига). Первый логический блок 8 позволяет осуществлять поразрядные логические операции . суммирования по модулю два, конъюнкции, дизъюнкции над содержимым первого регистра 6 сдвига и второго регистра 7 сдвига.Блок извлечения многозначного ответа 9 позволяет осуществить последовательную выборку нескольких: слов, обладающих одинаковыми ассоциативны" ми признаками и.найденных в резуль" тате одной операции поиска. Второйлогический блок 10 предназначен дляобеспечения возможности сдвига информации во втором регистре 7 сдвигав пределах от бита, отмеченного единицей в...

Номер патента: 877619

Опубликовано: 30.10.1981

Автор: Глузман

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...следовательно, на входе нуль-органа 10, пилообразные импульсы по."вляются только при поступлении на второй вход элемента И 8 потенциала от элемента 5 памяти (например, триггера).5 10 15 В свою очередь элемент 5 памяти сработает при поступлении на него с выхода элемента И 7 сигнала, а последний появится в момент совпадения на его двух входах сигнала со входа устройства с сигналом запуска генератора 4 пилообразного напряжения, поступающего на один из входов элемента И 7 с соответствующего выхода делителя 2,Таким образом, с момента совпадения сигнала запуска генератора 4 пи" лообраэного напряжения с .запоминаемым напряжением на один из входов нуль-органа 10 начинают поступать пилообразные импульсы, причем благодаря принятому схемному...

Номер патента: 877620

Опубликовано: 30.10.1981

Автор: Бурик

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и шину нулевого потенциала, введены третий фор"мирователь, коммутаторы и усилитель,вход которого соединен с выходомэлемента задержки, выход усилителяподключен к первым входам первого ивторого коммутаторов, вторые входыкоторых соединены соответственно свыходом третьего формирователя и выходом элемента И, выход первого коммутатора соединен с выходом устройства, первый выход второго коммутатора соединен с шиной нулевого потенциала, второй выход второго коммутатора соединен со входом элементазадержки и выходом третьего коммутатора, первый вход которого подключенко входу устройства, второй вход третьего коммутатора соединен с шинойзаписи, входы третьего формирователя соединены соответственно с выходом первого формирователя и с выходом...

Номер патента: 879648

Опубликовано: 07.11.1981

Автор: Эйнгорин

МПК: G11C 11/00

Метки: запоминающее

...- 15с выходами преобразователя 7. Однивходы формирователей 5 подключены квыходам дешифратора 1, а другие - квыходам элементов НЕ 6.ЗУ работает следующим образом.20На вход дешифратора 1 подаетсячасть двоичного кода адреса Ал, определяющего выбор одной из ячеек вкаждой матрице 4. Дешифратор 1 наоснове двоичного кода А на своих 25выходах формирует К ортогональных па. -раллельных адресных кодов, каждый изкоторых содержит одну единицу и (п)нулей (где п - число формирователей5 в группе и определяет коды, которые поступают на один из входов формирователя 5 и определяют выбор однойиз ячеек в каждой запоминающей матрице 4. На вход дешифратора 2 подается вторая часть кода А, который35.после его преобразования преобразонвателем 7 в код Адомара...

Номер патента: 879651

Опубликовано: 07.11.1981

Автор: Тенк

МПК: G11C 11/34

Метки: запоминающее, полупроводниковое

...невыбранных числовых шин 7 накопителя 5 через открытые транзисторы 2.Работа устройства состоит из двух этаповНа первом этапе (подготовительном) транзистор 4 закрыт, а транзисторы заряда шин 3 открыты. В течение первого этапа устанавливается код адреса на затворах транзисторов 2. На втором этапе(при Йктивной работе дешиф 79651 4ратора) открывается транзистор 4. Таккак лишь в одной из групп 2 транзисторов все транзисторы закрыты, то всечисловые шины 7, кроме одной разряжа)ются через соответствуюшие транзисторы 2 и транзистор 4, Заряд остается только на одной выбранной числовойшине 7.Введенный в устройство управляю щий транзистор 4 не ограничен в размерах шагом накопителя 5 и имеет лишьодну связь с шиной, объединяющей истоки ключевых...

Номер патента: 879653

Опубликовано: 07.11.1981

Авторы: Молодцов, Сергеев, Фоничкин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...конденсато 1 ров 3 и 2 коэффициент передачи усилителяравен . При этом выходное напряжение устройства равно входному. После снятия команды К с ключа 4 конденсатор 3 подключается к элементу. 5 и разряжается через него. Элемент 5 служит для ограничения разрядного тока конденсатора 3, проходящего через ключ 4. Ключ 4 может быть выполнен в виде реле или электронного ключа. Конденсатор 2 остается заряженньж и напряжение на выходе усилителяравно выходному, имевшему место в момент снятия команды К, При подачи на ключ 4 второго импульса ко манды Кл усилительотслеживает новое значение входного напряжения и суммирует его с зафиксированным ранее напряжением. Прн подаче последующих импульсов команды К процесс пов торяется. На выхЬде...

Номер патента: 879655

Опубликовано: 07.11.1981

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...сравнение, считанная информация поступает на выход устройства, Одновременно в каждом такте происходит считывание начально записанной информации из дополнительных накопителей 6 в регистры 7 и ее перезапись обратно по тем же адресам,Для осуществления этого условия дополнительные накопители 6 должны обладать большим быстродействием, чем накопители 1, а рлок управления 8 должен вырабатывать из сигнала запрос ЭВМ второй, сдвинутый во времени, запрос дополнительных накопителей 6. Возможно также использование в качестве дополнительных накопителей. БИС ОЗУ, в которых предусмотрен дополнительный режим работы считывание-модификация-запись.В. случае неисправности одного из накопителей 1 произойдет несовпаде5 879655 6ние информации хотя бы в одном...

Номер патента: 881855

Опубликовано: 15.11.1981

Авторы: Митин, Шанин

МПК: G11C 19/00

Метки: буферное, запоминающее

...26Устройство содержит элементы И-НЕ1 первой группы элементы И-НЕ 2 вто"рой группы, элементы памяти, например ВЯ-триггеры 3, элемент И 4, триггер блокировки 5, элемент И-НЕ 6,шина сброса 7, шина стробирования 8,информационные шины 9.Устройство работает следующим образомом,При поступлении сигнала по шинесбросаблокировки 5 устанавливается в единичное состояние, на выходеэлемента И-НЕ 6 формируется единичный потенциал, который поступает навторые входы элементов И-НЕ 1 и 2,подготавливая тем самым ЙЯ-триггеры3 к записи. Информация поступает импульсным .кодом, причем при записиединицы кодовой импульс поступает навход элемента И-НЕ 1, выход которогосвязан с входом установки единичного 40состояния ЕЯ-триггера 3, а при записинуля кодовый...

Номер патента: 881858

Опубликовано: 15.11.1981

Авторы: Еремин, Стоянов, Сухоруков, Хорошунов

МПК: G11C 11/40

Метки: динамическое, запоминающее

...формирователей адресных сигналов.На чертеже показана функциональная схема предлагаемого динамического запоминающего устройства.Устройство содержит матричный накопитель 1 информации, выполненный на транзисторных ячейках памяти, адресные шины 2, формирователи 3 ад881858 ресных сигналов, накопительные элементы 4, дополнительные формирователи 5 адресных сигналов, управляемый генератор б импульсов и дешифратор 7 строк.В режиме записи с помощью дешифратора строк производится выбор строки, при этом на входе выбранного формирователя адресного сигнала формируется высокий уровень напряжения, на выходе также появляется высокий уровень напряжения и адресные транзисторы ячеек памяти открываются. Как только напряжение на адресной шине достигает...

Номер патента: 881861

Опубликовано: 15.11.1981

Авторы: Князев, Тарасенко, Тютрин, Шамин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...и с его выхода снимается сигнал О. 11 рн этом:второй элемент И 15 группы этои строки закрыт, с его выхода снимаетсясигнал 0,закрывающий первый элемент И 14 группы (в)-й строки попервому входу. Одновременно этот сигнал О поступает на элемент НЕ 16,в-й строки, инвертируется и подготавливается по второму входу первыйэлемент И 14 группы в-й строки. Таккак т-я строка является свободной,то сигналами 1 с нулевых выходовтриггеров 27 ее элементов 4 через управляющие выходы строки 5 второй элемент И 15 группы этой строки откроет"ся,подавая на первый вход первого эле 15 мента И 14 группы в-й строки сигнал1, а через элемент НЕ 16 на второй вход первого элемента И 14 группы (в+1)-й строки - сигнал 0.Таким образом, подготовленным к открыЩ тию...

Номер патента: 881862

Опубликовано: 15.11.1981

Авторы: Дзисяк, Курьянов, Розман, Саградян, Утяков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...В каждойстроке матрицы к шине 8 адресации вкаждом столбце подключается не болееодного запоминающего элемента 3. Шины 7 считывания всех запоминающихэлементов каждого столбца объединеныНа Фиг, 1 показан один из возможныхвариантов подключения к шинам б констант запоминающих элементов 3,Устройство работает следующимЗОобразом.Дешифратор 10 (Фиг. 2) последовательно декодирует каждое состояниесчетчика 9. Сигналы с выходов 12 упо 0мянутого дешифратора поступают на 35входы элементов 15 ИЛИ Формирователя5 двоичных последовательных кодов.Элементы 15 ИЛИ условно объединеныв две группы, В первой группе 13 непосредственно из сигналов дешифрато- Щра 10 Формируются последовательныедвоичные комбинации (константы) 0011,0110, 1100, 0101., 1010 и...

Номер патента: 881863

Опубликовано: 15.11.1981

Авторы: Березенко, Головань

МПК: G11C 19/00

Метки: запоминающее, стековое

...запоминающее устройство работает следующим образом.Имеется три основных режима работы. В первом режиме устройство работает как обычная стековая память с принципом функционирования "первый вошел - первый вышел". При этом на четвертый вход 18 подается низкий уровень напряжения, что соответствует отсутствию команды "Считывание" от внешнего источника. На выходе элемента НЕ 11 устанавливается высокий потенциал, который подается на управляющие входы последней группы элементов И-НЕ 8 коммутатора 5, тем самым на информационные выходы 20 всегда подаются выходы последнего регистра блока 1 регистров, Кроме того, низкий уровень напряжения команды "Считывание", подаваемый на синхронизирующий вход адресного дешифратора 9, блокирует работу...

Номер патента: 881864

Опубликовано: 15.11.1981

Автор: Федоров

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...поэтому питание на полевые транзисторы 5 первых двух ячеек памяти подаетсяпоочередно, Сигнал снимается с тоготранзистора, на который подано питание. Если транзистор 5 первой ячейки памяти 1 подключен к нечетному выходу триггера распределителя 9,то с выхода этого транзистора снимается последовательность нечетныхвходных импульсов, а с транзистора5 второй ячейки памяти 1 снимаетсяпоследовательность четных импульсов.Амплитуда выходных импульсов пропорциональна амплитуде входных импульсов так как конденсаторы 3 заряжаются через диоды 2 до амплитудного значения входного сигнала, а в момент окончания импульса сигнала это напряжение через истоковый понторитель 5 передается на нагрузку. Так как входное сопротивление полевого транзистора 5 очень...

Номер патента: 881865

Опубликовано: 15.11.1981

Авторы: Давыдов, Иваненко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с выходамитриггера, выводы вторичной обмоткитрансформатора соединены с выводамиобмотки малого кольца трансфлюксора,разомкнутый участок магнитопроводакоторого подключен соответственно ковходу усилителя и шине нулевого потенциала через пассивный элемент,источники информации,принятые во внимание при экспертизе1. Авторское свидЕтельство СССР9 266849, кл, 6 11 С 27/00, 1968.2. Авторское свидетельство СССР9 355665, кл. б 11 С 27/00, 1972(прототип). ство запоминает величину Оч, а невеличину О Оц -ьО, что приводитчсичк ошибкам в запоминании входного напряжения.Цель изобретения - увеличение времени хранения устройства и повиаениеего точности.5Поставленная цель достигаетсятем, что в аналоговое запоминающееустройство, содержащее...

Номер патента: 881866

Опубликовано: 15.11.1981

Автор: Плеханов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...к одним извыводов второго и третьего резисторов, другой вывод второго резисторасоединен со входом устройства, адругой вывод третьего резистора - свыходом устройства, третий вход дифференциального усилителя соединен сшиной нулевого потенциала.Источники информации,принятые но внимание при экспертизе1. Арховский В.ф. Статическая идинамическая точность импульсно-аналоговых запоминающих устройств. Москонский дом НТП, 1971, сб. 9 1,с. 113.60 2. Авторское свидетельство СССР9 481068, кл. 6 11.С 27/00, 1974.3. Приборы и элементы автоматикии вычислительной техники. Экспрессинформация, вып. 28, 1974, с. 16 65;(прототип). Поставленная цель достигаетсятем, что н аналоговое запоминающееустройство, содержащее ячейку памяти, выход которой соединен с...

Номер патента: 881867

Опубликовано: 15.11.1981

Автор: Плеханов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...первым входом дифференциального усилителя, второй и третий входы которого соединены соответственно со:входами устройства, вход генератора тока соединен с первой шиной питания, вторую шину питания, три элемента с нелинейной характеристикой, например диоды и шину управления, которая соединена с анодом первого диода, катод которого соединен с первым входом дифференциального усилителя, катоды второго и третьего диодов подключены соот,.ветственно к выходам дифференциального усилителя и к выходам устройства, аноды второго и третьего диодов соединены со второй шиной питания,7 4нее выходное сопротивление дифференциального усилителя 1.д 1 Ущд иа - иа и а 2/аауэб -иб 2 Е 2 Зэ Пэг где- температурный потенциалН 2, = Кт/я);1, - теплойой ток...

Номер патента: 881868

Опубликовано: 15.11.1981

Авторы: Андреев, Дубицкий, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и приводят к дополнительнымпогрешностям устройства,Выходное напряжение усилителя 5 чечерез ключ 4 прикладывается ко второ-му накопительному элементу 8, заряжая его до величиныОс 8 ОВЫХ (2)Усилитель б в режиме записи замкнут через ключ 3 отрицательной обрат ной связью и на его первом входе напряжение равно выходному напряжению где А, 1 оВ - соответственно коэффициент,.усиления и напряжение смещения усилителя 6. Напряжение Ос на накопительном элементе 7 при этом равно разности выходных напряжений усилителей 5 и б и определяется из выражений (1)" (з)1 ФА 1 АХТаким образом, при А близком к единице, напряжение на выходе уст" ройства незначительно отличается от входного, а напряжение на накопительном элементе.7 незначительно отличается от...

Номер патента: 881869

Опубликовано: 15.11.1981

Авторы: Дубицкий, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...потенциала, первый усилитель, один из входов которого соединен с выходами первого и второго клю чей, вход первого ключа соединен со входом устройства, а вход второго ключа - с выходом устройства, третий ключ, вход которого соединен с выходом первого усилителя, выход третьего ключа соединен с другой обкладкой конденсатора, второй усилитель, выход которого подключен к выходу устройства, первый вход второго усилителя соединенс другим входом первого усилителя, второй вход второго усилителя соединен с другой обкладкой конденсатора, третий вход второго усилителя соединен с выходом первого усилителя, четвертый вход второго усилителя подключен к выходу устройства.На чертеже представлена функциональная схема предложенного...

Номер патента: 881870

Опубликовано: 15.11.1981

Авторы: Андреев, Дубицкий, Калынюк, Корытный, Мелихов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...напряжение известного устройства определяег-.ся напряжением на входе устройства вмомент переключения из режима записи в режим хранения, коэффициентами усиления входного и выходного усилителей и коэффициентом отрицательной обрат- О ной связи, которой охвачен выходнойусилитель 21. Недостатком известногоявляется низкая точность,то, что увеличение коэффицирицательной обратной связительно повышает точность уЦелью изобретения являение точности устройства.Поставленная цель достигчто в аналоговое запоминающройство, содержащее первыйный элемент, например. первыйсатор, одна из обкладок кот5 881 Р 70 6иена с первыми входами первого и вто- рой конденсатор, и четвертый ключ, рого усилителей и с выходом первого вход которого подключен к выходу вто...

Номер патента: 881871

Опубликовано: 15.11.1981

Авторы: Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...7 иразомкнутым ключом .5 устройство работает в режиме записи, Второй конденсатор 2 заряжается входным напряжением Овх на входе, устройстваОсг = Овх. (4)Напряжение Овьх на выходе устройства незначительно отличается от.входного и составляетцвых =1+д( о+ вх)(5)где А,Го - коэффициент усиления и напряжение смещения усилителя, А) 1.Первый конденсатор 1 заряжается 25 до напряжения, близкого кОв, =Овх -Ов- - Ов 1 А - , ДА(б)1Разомкнутый ключ 5 находится поднапряжением Оо близким к нулю, чтоявляется благоприятным для его работы.С замкнутым ключом 5 и разомкнутымиключами 4, 6 и 7 устройство переходитв режим хранения. При этом на конденсаторах 1 и 2 фиксируются напряжения,соответствующиеОсе= вход о +д1 о А (7)Осхо = О вхо (8)где Овх - напряжение на...

Номер патента: 881872

Опубликовано: 15.11.1981

Авторы: Андреев, Дубицкий, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...5 и 6 иразомкнутыми ключами 4 и 7 устройствонаходитсярежиме записи. К первомувходу устройства приложен потенциал О,09 =О + - Од, (1)где Ос - потенциал полезного сигнала;О 9 - потенциал синфазной помехи.Соответственно ко второму входуустройства приложен потенциал О,02 . - О 1 09, (2)Дифференциальное напряжение О 9, приложенное ко входам устройства составляет; Од = О, -.О(3)При этом накопительный элемент 8 заряжается до напряженияОо = Овых " Овых (4) Выходное напряжение. О , на выходе усилителя 1 и выходное напряжение Овых устройства на выходе устройства определяются следующим образом:Овыи щ (О + Оо ) А ъ (5) где о э йА 1 А - напряжения смещения и коэффициенты усиления входного 1 и выходного 7 усилителей соответственно.Совместное решение...

Номер патента: 881873

Опубликовано: 15.11.1981

Авторы: Андреев, Корытный

МПК: G11C 29/00

Метки: анологовое, запоминающее

...усилителей, что является при)3 чиной низкой точности.Наиболее близким к предлагаемому по технической сущности является аналоговое запоминающее устройство, которое содержит усилитель, конденсатор и три перекидных ключа, подвижные контакты первого и второго перекидного ключей подключены к обкладкам конденсатора, подвижный контакт третьего - к входу усилителя, один изнеподвижных контактов первого перекидного ключа подсоединен ко входуустройства, один из неподвижных контактов второго - к выходу усилителя,один из неподвижных контактов третьего - к общей шине, другие неподвижные контакты первого и третьегоперекидных ключей соединены междусобой, другой неподвижный контактвторого перекидного ключа соединен собщей шиной 2 1. Недостатком...