Патенты с меткой «запоминающее»

Номер патента: 1108509

Опубликовано: 15.08.1984

Автор: Данилов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...шина 7 управления. Блок 4 памяти содержит повторитель 8 направления, ключ 9, накопительный элемент на конденсаторе 10,дифференциальный усилитель 11.Устройство работает следующим, образом,На шину 7 управления поступаетцифровой управляющий сигнал, например логическая "единица", и устройство переходит в режим выборки входного сигнала. При этом компараторы 3начинают сравнивать уровни сигналовна своих входах в соответствие с раз-решением, поступившим на их входыстробирования. Если, например, уровень входного, сигнала превышает уровень соответствующего опорного напряжения то компаратор 3 формирует(или оставляет) на своем выходе стандартный логический уровень, близкийк потенциалу нуля, Так как входнойсигнал поступает на первые входы сразу всех...

Номер патента: 1108511

Опубликовано: 15.08.1984

Автор: Бессмертный

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элемента И и с первым входом пятого 45 элемента И, выход которого подключен к второму входу первого элемента ИЛИ, выход блока сравнения соединен с первым входом шестого элемента И и вторым входом четвертого элемента И, выход которого подключен к второму входу второго элемента ИЛИ, второй вход шестого элемента И соединен с единичным выходом первого триггера, а выход - с первым входом первого счетчика импульсов и первым входом третьего элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, а выход - к управляющему входу первого накопителя, выход формирователя импульсов соединенс управляющим входом входного регистра и вторым входом первого счетчикаимпульсов, входы седьмого элементаИ подключены к выходам второго...

Номер патента: 1109798

Опубликовано: 23.08.1984

Автор: Протасеня

МПК: G11C 9/00

Метки: буферное, запоминающее

...информационным выходом устройства, четвертые входыблоков сравнения объединены и являются управляющим входом устройства,управ .щ е вход регистров номера 5слова соединены с выходом второгоэлемента НЕ, вход которого соединен с входом Формирователя сигналовсчитывания и является входом считывания устройства, индикаторным вы Оходом и информационным входом которого являются соответственно выходпервого элемента ИЛИ и объединенныеинформационные входы регистров слова, 15На чертеже изображена функциональная схема предложенного устройства,например, для четырех регистровслова.Устройство содержит вход 1 записиинформационный вход 2, вход 3считывания, управляющий вход 4, инФормационный 5 и индикаторный бвыходы, Формирователь 7 потенциального...

Номер патента: 1109799

Опубликовано: 23.08.1984

Авторы: Сабуров, Сабурова, Селиванов

МПК: G11C 11/00

Метки: запоминающее

...к информационным входам со- второй счетчик, допетчик ополннтельный деответствующего коммутатора, причем. шифратор. триг Р, РУто т игге ы нагрузочный и навыходы коммутаторов являются выхода- копительный элементы и регистр, вхоми устройства, и счетчик, вход кото- ды которого являются информационными рого подключен к синхронизирующим входами блока, а одни выходы - одни- входам преобразователей кода и явля- ми выходами блока, дру д35ется синхронизирующим входом устрой- которого являются другие выходы рества, а выходы счетчика подключены к гистра и выходы первого и второго управляющим входам преобразователей триггеров, первые входы которых подкода и коммутаторов 23. ключены к одним выходам дополнительнедостатком известного устройства...

Номер патента: 1109804

Опубликовано: 23.08.1984

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее

...к устройству разрядные шины 3, а такжеузел истоков ключевых транзисторовв триггере 5 заряжают от внешнего источника. При обращении к устройству возбуждается одна из адресных шин 2 и один из управляющих входов 9 . Далеко в режиме считыванияодна иэ разрядных шин 3 в каждомстолбце матрицы накопителя разряжает"ся через соответствующую ячейку 1памяти, а разрядная шина блока 6 ключей разряжается через один из ключей,соединенный с возбужденной адреснойшиной 2. Разряд шины 3 блока 6 (вре"мя разряда регулируется параметрамиключей блока 6) происходит значительно быстрее разряда шин 3 накопителя.По окончании разряда шины 3 блока 6формирователь 7 импульсов вырабатывает управляющий сигнал, инициирующийработу триггера 5, который, подключившись...

Номер патента: 1109808

Опубликовано: 23.08.1984

Авторы: Бочаров, Гудым, Майструк, Шубс

МПК: G11C 21/00

Метки: динамическое, запоминающее

...к выходу предыдущего элемента памяти, второй вход каждогоэлемента ИЛИ соединен с выходом одноименного ключа, первый вход которогоподключен к выходу одноименного элемента И, первые входы элементов Исоединены с выходами дешифратора,входы которого подключены к выходамсчетчика, вход которого соединен с 55выходом формирователя импульсов записи и вторыми входами элементов И,вторые входы ключей объединены и являются информационным входом устройства, информационным выходом которого является выход последнего элементы памяти.РНа чертеже приведена функциональная схема предлагаемого устройства. 65 Динамическое запоминающее устрой. ство содержит накопитель 1, элементы ИЛИ 21-2 и элементы 3, -3памяти, генератор 4 тактовых импульсов,...

Номер патента: 1109809

Опубликовано: 23.08.1984

Авторы: Гласко, Култыгин, Щепаева

МПК: G11C 29/00

Метки: запоминающее, информации, контролем, коррекцией

...входы накопителя 2 подаетсяинформация текущего адреса из реги-стра 24, Счетные импульсы подаютсяна управляющий вход регистра 24 свыхода счетчика 22 через элемент 45И 23. Параллельно с занесением информации в накопитель 2 в счетчиках 8производится подсчет единиц записы-,ваемой информации по каждому разряду.Это необходимо дпядальнейшего опреде ления и коррекции случайных ошибок,которые нельзя исправить, используяконтрольные коды по Хэммингу.После окончания записи массиваинформации контрольная информация свыходов счетчиков 8 поступает на вхо",ды 41 регистра 1 и далее записываетсяв накопитель 2. На этом режим записизаканчивается.В начале режима считывания с выходов накопителй 2 выдается служебная инФормация, которая поступает навходы...

Номер патента: 1111202

Опубликовано: 30.08.1984

Авторы: Восколович, Козырь, Лиховид

МПК: G11C 9/00

Метки: буферное, запоминающее

...слова, счетчик 4 - адрес (фиг, 2 3), по которому происходит считывание очередного слова информации, а реверсивный счетчик 8 содержит информацию (фиг. 2 п) о количестве информационных слов, находящихся в накопителе 1. 4В случае (а) при поступлении очередного импульсазаписи (момент времени на фиг. 2 Д на вход 12 он проходит через разблокированный элемент И 10 на вход триггера 7, Передний фронт импульса синхронизации устанавливает триггер 7 разрешения записи в единичное состояние (фиг.2 г) При этом нулевой потенциал с инверсного выхода триггера 7 поступает на управляющий вход коммутатора 3 ,и разрешает прохождение текущего адреса с выхода счетчика 5 на вход дешифратора 2, В момент возникновения сигнала единичного уровня на...

Номер патента: 1111204

Опубликовано: 30.08.1984

Авторы: Баринов, Ковалдин, Онацко

МПК: G11C 11/40

Метки: запоминающее, оперативное

...входом блока внутреннейрегенерации, база пятого и-р-и-транзистора является четвертым входомблока внутренней регенерации,На фиг, 1 представлена структурная 1 55схема ОЗУ; на фиг. 2 - принципиальная электрическая схема блока внутренней регенерации. 4ОЗУ содержит матричный накопитель1, словарные шины 2, разрядные шины3, дешифратор 4 строк, дешифратор 5столбцов, разрядные усилители считывания 6, выходной усилитель 7,блок 8 выбора кристалла, блок внутренней регенерации 9,Блок внутренней регенерации 9содержит первый и второй и-р-и-транзисторы соответственно 10 и 11, источники положительного напряжения12 и 13 для и-р-п-транзисторов 10и 11, первый и второй генераторытока соответственно 14 и 15, двухэмиттерный п-р-и-транзистор 16, первый...

Номер патента: 1111205

Опубликовано: 30.08.1984

Авторы: Бац, Ройзман, Шварц

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...адресным входом устройства, выходы двухразрядных сумматоров по модулю два и элемента ИЛИ соединены с другими входами оперативного накопителя.На чертеже приведена функциональная схема запоминающего устройства.Запоминающее устройство содержит оперативный накопитель 1, регистр адреса, триггер 3, сумматоры 4 по модулю два, регистр 5 числа, блок 6 свертки по модулю, двухканальные переключатели 7, элемент ИЛИ 8. Устройство имеет информационные 9 и адресные 10 входы и информационные выходы 11.Запоминающее устройство работаетследующим образом.Запись информации производитсядважды. При первой записи на входтриггера 3 поступает нуль,при этоминформация на выходе сумматоров 4по модулю два соответствует информации на входах 9 числовых, и в...

Номер патента: 1111206

Опубликовано: 30.08.1984

Авторы: Долголенко, Засыпкин, Луцкий, Трунов

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, оперативное

...от деления информационного слова Я(х)на порождающий полиномР (х),Порождающий полином кода ГолеяР(х) =11000110101.25Таким образом, разделив все возможные (всего 256) комбинации 8-разрядных информационных слов Я(х) напорождающий полином кода Голея Р(х),получим 256 остатков К(х),которые явля- З 0ются контрольными разрядами кода Голея.Производящая матрица кода Голеяв канонической форме (в которой информационные слова содержат единицутолько в одном разряде) показанав таблице. 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0.000000011000 11010145 О О О О О О 1 О 1 О О 1 О О 1 1 1 1 1 О О О О О 1 О О 1 О 1 О 1 О О 1 О 1 10 0 0 0 1 0 0 0 1 1 0 1 1 1 0 0 01 50 00010000001 О 10011 О О 1 О О О О О О 1 1 О 1 1 О О 1 1 055 0 1 О О О О О О 1 1 О 1 1 О О 1...

Номер патента: 1112406

Опубликовано: 07.09.1984

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, многоканальное, оперативное

...на входах 15 в 5 к и 16; - 16 устройства.На входы 15 - 15 к и 16 - 16 к каналовподаются адреса слов, подлежащих произ.вольной или одновременной обработке (считыванию и(или записи) и максимальное число которых при одновременной обработке равно к-чнслу входных или выходных каналов устройства.При несовпадении кодов на выходах рас.10 пределителей 44 - 44 и, как следствие, принесовпадении кодов адресов, поступающих на входные каналы 6 - 6 к устройства (пер.вый случай), входные 6 - 6 и выходные 7 - 7 к каналы устройства полностью незавнсимы и позволяют обеспечить одновременно считывание и(или запись до к слов. Поскольку указанные коды не совйадают, то на инверсных выходах всех блоков 50 сравнения (фиг. 6) будут уровни логической едини цы,...

Номер патента: 1112411

Опубликовано: 07.09.1984

Авторы: Гридчин, Квилинский, Корсунский, Максимчук, Мельничук, Мороз-Подворчан

МПК: G11C 17/00

Метки: запоминающее, постоянное

...тока, подключенные к усилителям считывания и блоку 9 элементов.Генераторы тока включают в себя резисторы 33 и 34, подключенные к шине 30 питания и через диоды 35 и 36 - к коллектору транзистора 37 в диодном включении и коллектору транзистора 38. Эмиттерц транзисторов 37 и 38 соединены между собой и подключены к шине 23 управления записью. Аноды диодов 24 подключены к блоку 9 элементов, а аноды диодов 27 - к усилителю считывания.Блок 9 элементов содержит диоды 39, аноды которых подключены к горизонтальным шинам накопителя 15, а катоды - группами к блоку согласующих элементов 8. Усилители считывания представляют собой типовые ТТЛинверторы.Адрес на вход дешифраторов 1 и 2 подается через адресные шины 40, Дешифратор 2 через нины 41 подключен...

Номер патента: 1112412

Опубликовано: 07.09.1984

Авторы: Верниковский, Калошкин, Конопелько, Лосев, Панфиленко, Сухопаров, Урбанович, Фомин

МПК: G11C 29/00

Метки: запоминающее

...схема предложенного устройства; на фиг. 2 - принципиальные схемы наиболее предпочтительных вариантов выполнения усилителей,. формирователей сигналов, матрицы программируемых ЭП н формирователей сигналов,Предложенное устройство содержит матрицы 1 и 2 основных н резервных ЭП соответственно с числовыми шинами 3, дешифратор 4 алреса олова, разрядные шины 5 и 6 матриц 1 и 2 соответственно, основные 7 и резервные 8 усилители с одними из уп. равляющих входов 9, формировательО управляющих сигналов с входами 1 - 13, другие управляющие входы 14 и 15 соответственно усилителейи 8,Устройство содержит также формирова. тели 16 и 17 сигналов с входами 8 и 19 соответственно, дешифратор 20 адреса разряда, матрицу 2 программируемых ЭП с управляющими...

Номер патента: 1113855

Опубликовано: 15.09.1984

Авторы: Горшков, Дерунов, Малецкий, Соколов, Якимов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...образом.В паузах между внешними обращениями блок 10 управления производит контроль исправности ячеек памяти блока 5. При обнаружении неисправностив какой-либо ячейке блок 10 управления определяет кратность ошибки,Если кратность ошибки меньше или равна ш, где ш определяется из неравенства ш(.1+Хокп) с в (а - количество разрядов слова, записываемого в адресный блок), то блок 10 управбО две единицы, В остальных разрядах регистра 19 код "1". С инверсноговыхода разряда регистра 19, состветствующего отказавшему разряду ячейки, единичный сигнал по разрешающему уровню с блока 20 поступает через соответствующий элемент И 21 группы на вход регистра 8 и инвертирует искаженный разряд. Исправленный код из регистра 8 слова посту; пает на выходе 24...

Номер патента: 1115105

Опубликовано: 23.09.1984

Авторы: Аксенов, Лазаревич

МПК: G11C 11/00

Метки: запоминающее

...адресов, а управляющий вход соединен 55 с входом генератора импульсов и управляющим входом счетчика адресов и является третьим управляющим вхоЛом устройства, пресными нходамн котОРОГО являются входы счетчика адресов.Кроме того, блок дешифрации н сдвига информации содержит элементы И с девятого по шестнадцатый, второй элемент НЕ и элементы ИЛИ с четвертого по восьмой, выходы которых являются выходами блока, а первые и вторые входы соединены соответственно с выходами элементов И с дезятого по шестнадцатый, причем вход второго элемента НЕ соединен с первыми входами девятого, двенадцатого, четырнадцатого и шестнадцатого элементов И и является управляющим входом блока, выход второго элемента НЕ подключен к первым вхбдам десятого,...

Номер патента: 1115107

Опубликовано: 23.09.1984

Авторы: Гарбузов, Невежин, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...на фиг.2 функциональные схемы логического блока и элемента ИЛИ-НЕ; на фиг. 3 функциональные схемы части умножителя, части мультиплексора и части блока коррекции пакетных ошибок;3 1115 на фиг. 4 - н -матрица используемого корректируюнего кода,Устройство содержит (Фг,1) блоки 1- 1,н памят) с иформаоными входами 2 и выходами 3, первый 4 5 и второй 5 Формирователи сигналов четности, первый б и второй 7 Формирователи сигналов контрольного слова, группу элементов И 8, умножитель 9 первый элемент И 10, мультиплексор 10 11, блок 12 коррекции пакетных ошибок, "элемент ИЛИ-НЕ 13 и логический блок , 14. На фиг. 1 обозначены контрольные входы 15 и выходы 16 блоков 1 - памяти, контрольный 17 и информационные 18 выходы устройства.Логический блок...

Номер патента: 1115108

Опубликовано: 23.09.1984

Автор: Протасеня

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, ячеек

...информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых являются тактовыми вы" ходами блока, причем вторые выходы блоков сравнения с второго по пятый соединены с входами с первого по четвертый второго элемента И, выход ка 111510840 торого подключен к вторым входамэлементов И с третьего по шестой,а пятый вход второго элемента И является тактовым входом блока,Кроме того, каждый блок местного 5управления содержит седьмой элементИ, формирователь одиночного импульса, ключ, элемент задержки и группу ключей, выходы которых соединеныс первым входом седьмого элемента 10И, второй вход которого и вход элемента задержки соединены с выходомформирователя одиночного импульса,вход которого...

Номер патента: 1116458

Опубликовано: 30.09.1984

Авторы: Бурнин, Буч

МПК: G11C 11/00

Метки: запоминающее

...сдвиговых регистров каждой группы соединены с информационными входами коммутаторов одноименной группы, .выходы которых подключены к информационным входам накопителей одноименной группы, кроме первого, информационный вход которого соединен с выходом соответствующего коммутатора, второй вход первого триггера является вторым управляющим входом устройства.На фиг.представлена структурная схема предложенного устройства; на фиг. 2 и фиг. 3 - функциональные схемы наиболее предпочтительных вариантов реализации блока управления и коммутаторов соответственно; на фиг. 4 - временные диаграммы, поясняющие работу устройства.Устройство содержит (фиг. 1) генератор 1 тактовых импульсов, блок 2 управления, счетчик 3 адресов считывания, счетчик 4...

Номер патента: 1116461

Опубликовано: 30.09.1984

Авторы: Арефьев, Климкович, Ратников, Целуйко

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...порогового элемента.Если напряжение основного источника питания ниже уровня срабатывания поро 55 Поставленная цель достигается тем, чтов запоминаюцее устройство с сохранением информации при отключении питания, содержащее накопитель, элемент развязки, пороговый элемент, переключатели и резервный источник питания, выход которого подключен ко входу питания накопителя, первым входам переключателей и одному из выводов элемента развязки, другой вывод Окоторого соединен с выходом основного источника питания и входом порогового элемента, выходы первого и второго переключателей соединены соответственно со входом блокировки и со входом считьваня/записи накопителя, второй вход второго пе реключателя является первым управляющимвходом...

Номер патента: 1117709

Опубликовано: 07.10.1984

Авторы: Алексеев, Жучков, Косов, Кугутов, Росницкий, Степанян

МПК: G11C 11/00

Метки: запоминающее

...элемента задержки, вход которогоподключен к выходу третьего триггера, первый вход которого соединен с выходом второ.го элемента И, а второй входс выходомпервого элемента ИЛИ, первый вход которо.го соединен с первым управляющим входомустройства, а второй вход - с вторым выходом элемента задержки, третий. выход которого подключен к первым входам йементов И второй группы, а четвертый и пятыйвыходы - к входам формирователя управляющих сигналов, выход которого являетсяуправляющим выходом устройства и входомэлемента НЕ, выход которого соединен спервым входом второго элемента. И, второйвход которого является третьим управляющим входом устройства, причем входы дешифратора являются другими адресными входами устройства, а выходы соединены с...

Номер патента: 1117713

Опубликовано: 07.10.1984

Авторы: Вавилов, Великанов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...08 на входе устройства.Первый конденсатор 5 заряжаетсядо уровня напряжения, близкого кнапряжению смещения ео. Разомкнутыйключ 4 находится под йапряжением,близким к нулю, что является благоприятным для его работы. С замкнутым, ключом 4 и разомкнутыми ключами 1-3устрочство переходит в режим хранения. При этом на конденсаторах 5 и 6фиксируются напряжения1 АП = П - ес 1 1+А Вх о 1+А фНедостатком известного устройства является низкое быстродействие, обусловленное тем, что заряд конденсатора, включенного между входом усилителя и шиной нулевого потенциала, осуществляется через два открытых ключа.Целью изобретения является повышение быстродействия устройства.,Поставленная цель достигается тем, что в аналоговом запоминающем . устройстве,...

Номер патента: 1117714

Опубликовано: 07.10.1984

Автор: Бородин

МПК: G11C 29/00

Метки: варианты, его, запоминающее, самоконтролем

...входами устройства, выходы формирователей четности первой группы и выходы формирователей контрольных разрядов по нечетному модулю первой группы соеди 30 нены соответственно с другими входами накопителя, одни из выходов которого соединены с входами формирователей контрольных разрядов по нечетному модулю второй группы и одними из ин- З 5 формационных входов регистра числа, выходы которого являются информационными выходами устройства, одни иэ входов мультиплексора соединены с выходами первого блока сравнения и одними из входов первого преобразователя кодов, другие входы - с выходами первого преобразователя кодов, одни из входов которого соединены с выходами второго блока сравнения, одни из входов которого соединены с выходами...

Номер патента: 1117715

Опубликовано: 07.10.1984

Авторы: Балахонов, Цурпал

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекцией, ошибок

...вход которого подключен к входу элемента НЕ,-выход которого соединен с вторым входом первого элемента И, выход которого подключен к второму входу элемента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И, выход второго элемента И подключен к первому входу четвертого элемента И, вторые входы третьего.и четвертого элементов И соединены. с выходом элемента задержки, вход которого подключен к выходу формирователя одиночных импульсов, вход которого и вход элемента НЕ являются другими входами блока, выходы формирователя одиноч" ных импульсов и элемента задержки,являются одними из выходов блока, другими выходами которого являются выходы третьего и четвертого элементов И.На Фиг.1 приведена функциональ ная схема...

Номер патента: 1119077

Опубликовано: 15.10.1984

Авторы: Веселовский, Гриц, Косыч, Маслеников

МПК: G11C 9/00

Метки: буферное, запоминающее

...записи во втором блоке 2 памяти, По информационным водам 26, адресным входам 25 и вход 24 заявки на загрузку осуществляется запись информации в накопитель 2. Загружаемая информация представляет собой совокупность адресов на копителя 1, сформированную предварительно в соответствии с требуемым алгоритмом геометрической нормализации вводимой информации.БЗУ может работать в трех режимах.1. Запись с нормализацией, чтение без нормализации.Для установки режима на вход 20 подается уровень единицы, на входы 21 и 22 - уровень нуля. Установка режима осуществляется импульсным сигналом на входе 23. В результате триггер 10 оказывается установлен, триггеры 11 и5 - сброшены. Сброшенный триггер 15 разрешает операцию чтения в накопителе 2.Поступившая...

Номер патента: 1119083

Опубликовано: 15.10.1984

Автор: Лутохин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...входамиусилителя, первый вход делителянапряжения является входом устройства, второй вход делителя напряжения соединен с первыми входами разделительных элементов и с шинойнулевого потенциала, выходы делителя напряжения соединены со вторымивходами разделительных элементов,выходы которых соединены с выходами пороговых элементов и с первойгруппой входов накопителя, второйвход которого соединен с шиной управления, а третий вход накопителя сое 1динен с выходом источника опорного напряжения,На чертеже приведена функциональная схема предложенного устройства.Оно содержит делитель 1 напряжения, источник 2 опорного напряжения,разделительные элементы 3, накопитель4, пороговые элементы 5, усилитель б,шину 7 управления и шину 8...

Номер патента: 1120407

Опубликовано: 23.10.1984

Автор: Лупиков

МПК: G11C 9/00

Метки: буферное, запоминающее

...И, второй дешифратор и второй элемент НЕ, вход которого подключен к управляющему выходу счетчика адреса, к первым входам элементов И первой группы, кроме первого элемента И данной группы, к первому входу последнего элемен- . та И второй группы, выход второго элемента НЕ подключен к первому входу первого элемента И первой группы и к первым входам элементов И второй группы, кроме последнего элемента И данной группы, вторые входы элементов И первой и второй:.групп подключены к выходам соответственно второго и первого дешифраторов, один вход второго дешифратора подключен к выходу первого элемента НЕ, другие входы второго дешифратора подключены к выходам первой и второй групп счетчика адреса, выходы элементов И первой группы подключены...

Номер патента: 1120408

Опубликовано: 23.10.1984

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...другие входы которых подключены к выходу селектора, авыходы подключены к одним иэ входов ЗОэлементов И,. выходы которых соединены с входами индикаторов, выходрегистра опроса подключен к входуцифроаналогового преобразователя,одни иэ входов ключей и вход порого"вого элемента соединены с выходамиблоков сравнения группы 2,Недостатком известного устройства является невысокое быстродействие при поиске экстремумов, который мо- О жет быть выполнен только за два такта работы.Целью изобретения является повышение быстродействия при поиске условных экстремумов.Поставленная цель достигается тем, что в ассоциативное запоминающее устройство, содержащее регистры признаков, регистр опроса, группу цифро. аналоговых преобразователей, селектор 5 О первую...

Номер патента: 1120409

Опубликовано: 23.10.1984

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...признаков, а выходы цифроаналоговых преобразователей подключены к первым входам соответствующих аналоговых блоков сравнения и к входам селектора, выход которого подключен к вторым входам аналоговых блоков сравнения 2 .Недостатком известного устройства З 5 является ограниченность области применения вследствие отсутствия возможности выполнения поиска условных экстремумов.Целью изобретения является расши рение области применения устройства путем обеспечения возможности выполнения в нем поиска условных экстремумов.Поставленная цель достигается тем,45 что.в ассоциативное запоминающее устройство, .содержащее регистры признаков, цифровые блоки сравнения, .цифроаналоговые преобразователи, аналоговые блоки сравнения, индикаторы 50 результата...

Номер патента: 1120410

Опубликовано: 23.10.1984

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...элемента, другие " к одним из входов ключей 2 .г 40Недостатками известного устройства являются пониженное быстродействие при поиске хранимых признаков, входящих в окрестности экстремальных величин, так как эти признаки могут45 быть выделены только поочередно, с последовательным исключением отобранных признаков из массива исходных хранимых признаков, т.е. поиск закимает от одного до 11-1 тактов (гдев . 50 число хранимых признаков), а также повьппенная сложность устройства. Целью изобретения является повышение быстродействия при поиске 55 хранимых признаков, входящих в окрестности экстремальных величин, а также упрощение устройства. 10 ъПоставленная цель достигается тем, что в ассоциативном запоминающем устройстве, содержащем...