Патенты с меткой «запоминающее»

Номер патента: 881875

Опубликовано: 15.11.1981

Авторы: Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...и вторые входьсхем сравнения 13 подключены к выходам первого коммутатора би сумматора9 соответственно, Третьи входы схемсравнения подключены к выходу генератора тактовых импульсов 10. С выходов схем сравнения 13, являющихсяодними из выходов устройства, снимаются сигналы неисправности.Работа запоминающего устройствапроисходит следующим образом.Адрес ячейки, к которой необходимообратиться, записывается в регистр1, в один из разрядов 2 которого эаносится признак обращения к первому3 или второму 4 рабочему блоку памяти. Если обращение производитсяк блоку 4, то считанная с него информация через коммутатор 6 поступает на входы блока контроля 8, коммутатора 11 и схемы сравнения 13.Одновременно на сумматор 9 поступает информация, считанная па...

Номер патента: 881876

Опубликовано: 15.11.1981

Авторы: Горшков, Рябуха

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...схема предложенного устройства,Устройство содержит накопитель 1,соединенный с входным информационным2, выходным информационным 3 и адресным 4 регистрами, элементы ИЛИ 5,первый 6 и второй 7 блоки свертокпо модулю два, сумматор 8, счетчик9, контрольный регистр 1 О и вычитатель 11. Первые входы элементов ИЛИ 5 1 О 5 20 25 ЭО Э 5 40 5 подключены к выходу регистра 3, вторые входы - ко входу регистра 2, а выходы - ко входу второго блока сверток по модулю два 7. Вход первого блока сверток по модулю два 6 сое-., динен со входом адресного регистра 4, а выходы первого 6 и второго 7 блоков сверток по модулю два подключены ко входам сумматора 8. Вход счетчика 9 соединен с выходом сумматора 8, первый выход подключен к одному из входов...

Номер патента: 881877

Опубликовано: 15.11.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...характер ошибок при возникновении отказов, то для всех слов, хранящихся в модуле постоянного накопителя 3, а их 2Ь достаточно иметь всего В 1 различных комбинаций (В 1 =1+ 1 оц, В, где 1 оз 8- целая часть числа), если закодировать все 2 Ь комбинации следующим образом; одна кодовая комбинация - 0000 для всех комбинаций, содержащих всего одну единицу в коде иэ В разрядов - одна кодовая ком- бинация для всех комбинаций,содержащих две единицы в коде из В разрядоводна кодовая комбинация - 1100 и т,д.одна кодовая комбинация - 111Т,е. для кода иэ В разрядов необходимо всего (2 а +1) комбинация для того, чтобы после отказа можно было бы обнаружить ошибку, кратностью до В разрядов в пределах одной панели памяти. Следовательно, разрядность...

Номер патента: 883972

Опубликовано: 23.11.1981

Авторы: Бикмухаметов, Кирьяшин, Матвеев, Тахаутдинова, Трусфус

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...входной признак у.второго триггера 25, а первые входы В процессе поискапроцессе поиска по принадлежностретьего 16, четвертого 17 и пятого 5 ти входного признакходного признака к заданным в18 элементов И - с первым выходом 29 устройстве отрезкам инфр кам информация из репервого триггера 24. Второй входпервого элемента И 14 подключенгрупп постук выходу первого элемента НЕ 11 и пает на входы 7-9 блоков анализако вторым входам третьего 16 и пято о групп 4. 1 и 4.2 порапоразрядно, начинаяго 18 элементов И, третий вход - ко со старших разрядо , Врших разрядов, каждом блокевторому входу четвертого 17 и третье- анализа групп 4. 1 т 4.2 при поступму входу пятого 18 элементов И и вхо- лении сигналов из . -ых разр. -ых разрядовду второго...

Номер патента: 883974

Опубликовано: 23.11.1981

Авторы: Григорьев, Дудник, Сатаров, Сумин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...записи и считывания, которые определяются соответствующими командами по входу 16.По команде "Запись" по шине 16блок 7 через дешифратор 5 закрывает все каналы коммутаторов 8 и 9,переводит блок 6 памяти в режим записи и подключает к нему через коммутатор 10 дешифратор 1, Поступающиепо входу 15 сигналы в двоичном кодезаписываются в блок 6 памяти поадресам, выбираемым ЦВИ с помощьюдешифратора 4,По команде Считывание" по шине 16,подаваемой после каждого цикла записидвоичных сигналов, блок 7 управления переводит блок 6 памяти в режимсчитывания и подключает к нему черезкоммутатор 10 дешифратор 3. На выходедешифратора 3 периодически появляются коды всех адресов блока 6 оперативной памяти, число которых равночислу состояний счетчика 2,...

Номер патента: 883975

Опубликовано: 23.11.1981

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14 контроля. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 разрядов остаются в "0" состоянии. При наличиии отказавших разрядов в соответствующие им разряды регистра 20 записывается "1", в счетчик 17 - количество отказавших разрядов, а в маркерный разряд резервной ячейки накопителя - "1". Далее осуществляется запись массива числа. Число поступает в регистр 9, и содер; жимое регистра 4 адреса через элементы ИЛИ 3 подаегся на вход накопителя 1. Обратный код из регистра 9 через элементы ИЛИ 13 записывается в ячейку накопителя 1, затем содержимое ячейки считывается на регистр 11 и осуществляется...

Номер патента: 883976

Опубликовано: 23.11.1981

Автор: Палецкий

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...управления осуществляетуправление работой адресного регистра 1 и дешифратора 3, сигналом с выхода которого осуществляется адресация запрашиваемой ячейки накопителя 5,Содержимое ячейки накопителя посигналу с блока 12 управления черезрегистр 7 слова поступает на блок 8обнаружения и анализа неисправностейнакопителя, Затем с выхода регистраслова через блок 10 кодирования-декодирования, элемент ИЛИ 11 считанноесодержимое ячейки накопителя 5 перезаписывается в ту же ячейку накопителя и вновь считывается через регистр 7 слова на блок 8 обнаруженияи анализа неисправностей накопителя.В блоке 8 определяется в каких разрядах запрашиваемой ячейки накопителяимеет место отказ, определяется видотказа.Полученная информация первдаетсяна вход блока 9...

Номер патента: 886049

Опубликовано: 30.11.1981

Авторы: Завадский, Заика, Корнейчук, Меженый, Самофалов, Тарасенко

МПК: G11C 11/22

Метки: запоминающее

...с входной шиной 3. Параллельно электроду 2 возбуждения и на расстояниях 1 Х от него нанесены выхощтые эжктроды 4, связанные с выхошыми шинами 5 (где=1, 2, 3, К), -длина волны механической деформации, распространяющейся в обьеме пластины 1; К- основание системы счисления). На противоположную сторону пластины 1 нанесен общий электрод 6, соединенный с шиной 7 нулевого потенциала. Поляризация сегнетоэлектрического материала между электродом 2 возбуждения. выходными электродами 4 и общим электродом 6 создается приложением эжктрического напряжения к этим электродам и в процессе эксплуатации не изменяется. Коли- чествовыходных шин 5 соответствует разрядности 1 хранимого в запоминающем устройстве числа, а цифра в каждом разряде определяется...

Номер патента: 886052

Опубликовано: 30.11.1981

Авторы: Барашенков, Нестерук, Потапов, Теницкий

МПК: G11C 15/00

Метки: запоминающее, логическое

..."Запрет" 18 и вспомогательных разрядных элементов И 32 подключены к выходам разрядных элементов ИЛИ 33, а выходы 1-х раз86052 4реключателей 51 соединены с шиной 52управления, а второй вход и выходкаждого 1-го (1= Г,п ) переключателяподключены соответственно к выходам1-го разряда регистра 38 регенерациии к запрещающему входу разрядных элементов "Запрет" 18. Первые входыдополнительных двухвходовых переключателей 53 соединены с шиной 54 уп равления, а второй вход и выход каждого 1-го (=1,п) переключателя под ключены соответственно к выходам1-го разряда регистра 38 регенерациии к разрядным входам регистра 31 15 слова. Обозначим значение 1-го разрядадвоичного кода, хранящегося в числовой линейке, Ч, значение сигнала в за 1-й разрядной цепи...

Номер патента: 886053

Опубликовано: 30.11.1981

Авторы: Козырь, Петросян

МПК: G11C 11/40, G11C 16/00

Метки: запоминающее, полупроводниковое, постоянное

...БазыФмногоэмиттерных транзисторов 3 дешифратора 4 соединены с соответствующими базами многоэмиттерных транзисторов 7 накопителя 8 и одним концом соответствующих нагрузочных элементов 9, выполненных на резисторах, другие концы которых подключены к шине нулевого потенциала и к коллекторам многоэмиттерных транзисторов 7 накопителя 8, Одноименные эмиттеры многоэмиттерных транзисторов 7 накопителя 8 объединены с сответствующими концами резисторов третьего блока 10 сопряжения и имеют внешние выводы. Одни концы резисторов блоков 5,6 и 10 сопряжения подключены к вы" ходу источника 11 питания.В предлагаемом устройстве дешифратор 4 построен на многоэмиттерных транзисторах 3, где цепь коллектора разомкнута 1,коллектор многоэмиттерных...

Номер патента: 886054

Опубликовано: 30.11.1981

Авторы: Козырь, Петросян

МПК: G11C 11/40, G11C 16/00

Метки: запоминающее, полупроводниковое, постоянное

...которого подсоединены к выходам адресного формирователя третьей группы, входы которых подключены к выходам второго дешифатора,вход ключа подсоединен к четвертомувыходу рагистра адреса, а выходы ключа подсоединены к соответствующим выходам выходного, блока.На чертеже представлена электрическая схема предлагаемого устройства,Полупроводниковое постоянное запоминающее устройство содержит накопитель , 1, выходы которого соединены со входами выходного блока 2, регистр 3 ад- реса, пер,вые и вторые выходы которогосоединены со входами первого 4 и вто.рого 5 дешираторов, причем выходыпервого дешифратора 4 подключены к соответствующим входам адресных формирователей первой группы 6, выходы которых соединены с первыми входамитретьего дешифратора 7,...

Номер патента: 886055

Опубликовано: 30.11.1981

Авторы: Глушков, Деркач, Медведев, Мержвинский

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...1 Ф 15 ЗФ 23 7 88 щую шину 14 и, таким образом, допол-нительно снизить мощность, рассеиваемую на каждом блоке 7 зиписи-считьвания, а также обеспечить минимальное шунтирование цепи записи элемента памяти накопителя 1 другими управляющими лелями.Пример конкретной реализации устройства применительно к требованиям биполярной технологии показан на электрической схеме, изображенной на фиг. 3. Устройство содержит накопитель, включающий элемент памяти ЭП, развязьвающий диод Д 1; разрядный диод Д 2; первый управляющий ключ К 2, Т 1; элементы, задающие режим считывания, В 1, ДЗ; элемент разряда шин накопителя - диод Д 5; резистор В 4; входной усилитель; элемент защиты Дб; элемент выходного усилителя, совмещенный с элементом сдвига уровней...

Номер патента: 886056

Опубликовано: 30.11.1981

Авторы: Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и четвертого ключа выгодно отличает предлагаемое устройство от известного более высоким быстродейст" вием и точностью. При этом напряжения погрешности прохождения импульса уп. равления Ь Ци Ь О в отличие от известного вычитаются и при идентичных ключах 1 и 4 будут в значительной степени компенсированы. Напряжение погрешностей, вызванных напряжениями смещения усилителей 5 и 6, делятся на коэффициент усиления усилителя 6.Поскольку тель 7 постоянно подсоединен к ду устройства, то Аналоговое запоминающее устройство, содержащее первый усилитель, выход которого соединен с основным накопительным элементом, например с одной обкладкой конденсатора, второй усилитель, первый вход которого соединен с другой обкладкой основного конденсатора и...

Номер патента: 886057

Опубликовано: 30.11.1981

Автор: Яцкевич

МПК: G11C 27/00

Метки: запоминающее, частотно-импульсное

...вход блока 5 анализа импульс не поступает, то с выхода блока 5 анализа на вход накопителя 9 выдается импульс,. при этом на выходе накопителя 9 появляется сигнал, который поступает на вход элемента 8 задержки(этот вход является управляющим) и изменяет его время задержки, Если при поступлении следующего импульса на второй вход блока 5 анализа на его первый вход импульс не поступает, то с выхода блока 5 анализа на вход накопителя 9 поступает следующий импульс, который меняет величину сигнала на выходе накопителя 9, а этот сигнал в свою очередь, изменяет время задержки элемента 8 задержки. Это изменение происходит до тех пор, пока не произойдет совпадения во времени передних фронтов импульсов,поступающих на первый и второй входы блока 5...

Номер патента: 888202

Опубликовано: 07.12.1981

Авторы: Голубев, Сулимов

МПК: G11C 19/00

Метки: буферное, запоминающее

...элемента И второй группы 4. При этом обеспечивается проходжение считанной из накопителя 1 информации в накопители 2. Накопители 2 последовательно опрашиваются сигналами разрешения считывания, поступающими поочередно на шины 13. При наличии в промежуточном накопителе информации производится ее вывод на шину 14. Заполнение промежуточных накопителей контролируется формирователями 8, выходы которых подключены к входам элемента И - НЕ 9. При заполнении накопителей 2 на выходе элемента И-НЕ 9 формируется сигнал, запрещающий поступление сигналов опроса с шины 12 на вход опроса основного накопителя через элемент И 5.При заполнении одного или нескольких дополнительных накопителей 2, но не всех, опрос основного накопителя продолжается, При этом...

Номер патента: 888203

Опубликовано: 07.12.1981

Авторы: Бородин, Егорова, Огнев, Столяров

МПК: G11C 11/00

Метки: автономным, запоминающее, контролем

.... В данной подматрице Н может содержаться до двенадцати единиц или нулей. Значит общее количество возможных вариантов построения матриц 2" = 4096. Отбрасывая варианты с полностью единичными строками, полностью нулевыми колонками и строками, получим количество вариантов- -1600, Количество вариантов остается все еще значительным. Необходимо теперь отобрать наиболее рациональные,. Будем исходить из следующих критериев:минимальное количество единиц в матрице Н, что приведет к уменьшению количества входов формирователей 4.1, 4.2 и 4.3, а следовательно, к уменьшению аппаратурных и временных затрат,минимальное количество элементов первой группы И 3, что приведет к уменьшению аппаратурных затрат, Анализ показал, что таких равноценных вариантов...

Номер патента: 888204

Опубликовано: 07.12.1981

Авторы: Веревкин, Кустов

МПК: G11C 11/00

Метки: запоминающее

...входами ЗУ.)На чертеже представлена функциональная схема предложенного ЗУ.На чертеже обозначены основные 1.1 - 1,п ЗУ.ЗУ содержит основные регистры 4. 1 и 4.2, дополнительные регистры 5, группы 6.1, 6.2 и 7 соответственно основных 8. 1 и дополнительных 8.2 элементов И, группы 9 элементов ИЛИНЕ 10.Выходы основных элементов И 8.1 групп 6.1 и,6.2 являются выходами 3 ЗУ, Выходы основных регистров 4. 1 и 42 соединены с первцми входами основных элементов И 8.1 групп 6.1 и 6.2 соответственно. Вторые входы основных элементов И 8.1 одной из групп 6.1 являются соответственно основными входами 1 ЗУ. Выходы доЛолнительйых элементов И 8.2 групп 7 соединены с соответствующими выходами 3 ЗУ, Выходы дополнительных регистров 5 подключены к первым...

Номер патента: 888205

Опубликовано: 07.12.1981

Авторы: Бурик, Кис, Псарев, Тищенко

МПК: G11C 11/00

Метки: запоминающее, защитой, информации, отключении, питания

...2 не подается, науправляющей шине 8 сигнал отсутствует, элементы И 5 и 6 и элементы ИЛИ 7закрыты, питание на триггеры 4 иблоки памяти 1 не подается. 20 25 Зо З 5 40 45 50 55 4Для работы устройства в режиме приема и выдачи информации с источника питания 2 подается питание, элементы ИЛИ 7 открываются, и питание поступает на блоки памяти 1.охранение информации осуществляется в нескольких режимах.В режиме кратковременного хранения информации перед снятием питания источника, питания 2 в блоки памяти 1 записывается информация, подлежащая хранению, на шину 8 подается сигнал, открывающий элементы И 6.На адресные входы 9 устройства подается такой код, который устанавливает триггеры 4 в единичное состояние,При этом элементы И 5 открываютсяи...

Номер патента: 888208

Опубликовано: 07.12.1981

Автор: Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...напряжения, дополнительныеключи 13,1-13.п, инвертирующие входы 14.1-14.п и неинвертирующие входы 5.1-15.п усилителя 1. Каждая изячеек 11.1-11.п выполнена на конденсаторах 16.1-16.п и ключах 17.1-17.п.Устройство функционирует следующимобразом.В процессе записи мгновенных значений входного напряжения ключ 3 замкнут, а ключ, 4 разомкнут. При замкнутом ключе 17.1 первой ячейки 1 1.1происходит заряд конденсатора 16.1с выхода усилителя 1, охваченногообратной связью по первому инвертирующему входу 14.1. В момент с напряжение, соответствующее первому от-.счету входного сигнала, фиксируется путем размыкания ключа 17.1 первой ячейки 11,1. Одновременно в момент замыкается ключ 17.2 ячейки 11.2, который далее размыкается в моментфиксируя...

Номер патента: 888209

Опубликовано: 07.12.1981

Авторы: Захаров, Старин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...на формирователь 2, где формируется в последовательность импульсов, приведенных к логическим уровням. За калиброванное время счета, на которое блок 3 открывает элемент И 5, импульсы с формирователя 2 заполняют двоичный счетчик 8.бЧ Щ СЧ 1где АСч - число импульсов в счетчике 1Г - частота радиосигнала;ТСЧ - время счета.Число, набранное в счетчике 8 за время счета-мера входной частоты радиосигнала, подается на разрядные входы регистра 10, Огибающая радиосигнала с детектора 1 подается на элемент 4. Бсли уровень радиосигнала достаточен для его дальнейшей об; работки, то на выходе элемента 4- низкий уровень напряжения, если мал, то высокий уровеньПо окончании времени счета сигнал с первого выхода блока 3 через элемент И поступает на...

Номер патента: 888210

Опубликовано: 07.12.1981

Авторы: Бражников, Задорожный, Хомутов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...интегратора, второй и третий входы блока сравнения соедине(ны с шинами опорного напряжения. 0ностных входных токов усилителей 16и 17 интеграторов 1 и 2,Таким образом, в предлагаемомустройстве напряжение утечки От конденсатора 14 по входной цепи усилителя,16 практически сводится к нулю:Ь 1" "9 так как Р="ЬК 1:0,где, 1 - входные токи по перД 1вому и второму входамусилителя 1 б,с . - емкость конденсатора 14,С - время хранения запомненного напряжения.Формула изобретения 40На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит основной 1 и дополнительный 2 интеграторы, накопительные элементы, например конденсаторы 3 и 4 ; контакты реле 5 и 6, 25 блок 7 сравнения, обмотку реле 8, шину нулевого...

Номер патента: 888214

Опубликовано: 07.12.1981

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...через регистр 6 на входы 2 накопите" ля 1. Производится чтение содержимого резервной ячейки на регистр 10, затем осуществляется запись - считывание обратного кода содержимого резервной ячейки на регистр 11. Содержимое регистров 10 и 11 подается на блок 14. В случае, если отказавших разрядов в ячейке нет, то регистр 20 и счетчик 17 остаются в "0" состоянии, При наличии отказавших разрядов блок 14 вырабатывает сигнал НК (На.чало контроля), подготавливая к работе блок анализа сбоев, для проведения проверки характера отказов неисправных разрядов (устойчивый отказ или неустойчивый отказ, т.е. 4 Таким образом, на этапе контролянеисправности разрядов резервныхячеек возникающие сбои не оказываютвлияния на правильность определениянеисправных...

Номер патента: 890439

Опубликовано: 15.12.1981

Авторы: Апивала, Факторович

МПК: G11C 19/08

Метки: запоминающее, магнитное

...сдвинуты на величину, оавную полуразности радиусов полуокружностей,и связаны с магнитной пленкой.На фиг, 1 представлена принципиальная схема предлагаеиого ЗУ; на Фиг. 2 - первый сдвиговый меандр катушки считывания и шины записи доменов; на Фиг. 3 - второй сдвиговый меандр, сдвинутый относительно первого,и катушки.Магнитное ЗУ содержит стеклянную подложку с высококоэрцитивной магнитной пленкой 1 (Фиг.1), имеющей круговую ось легкого намагничивания, в этой пленке расположены низкокоэрци" тивные каналы продвижения магнитных доменов 2, участки 3 записи информации, зоны расширения и считьвания доменов 4, На Фиг. 2 представлен сдвиговый меандр 5 катушки считывания 6 и шины записи доменов 7, На фиг,3 представлен сдвиговый меандр 8, сдвинутый...

Номер патента: 890440

Опубликовано: 15.12.1981

Автор: Чайкин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...конденсатора, другая обкладка которого соединена с выходом четвертого ключа, с первым выводом второго пассивного элемента и с выходом генератора тока, вход четвертого клю" ца и второй вывод второго пассивного элемента соединены с шиной нулевого потенциала. 90 ИОпотенциала. После размыкания ключей2 и 4 замыкается ключ 3. Затвор транзистора ключаподключается к шине9 управления, при этом он закрывается. В результате просацивания череземкость затвор-сток транзистора ключа 1 управляющего импульса, сформированного ключами 2 и 3, заряд конденсатора 5 изменяется. Это изменение1 О заряда конденсатора 5 определяет погрешность коммутации и пропорциаль-.ено изменению напряжения на затворетранзистора ключа 1 при его закрывании. Изменение напряжения...

Номер патента: 890441

Опубликовано: 15.12.1981

Авторы: Гизатуллин, Гусев, Иванов, Кирсанов, Федосов, Хорьков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...Этот сигнал используется для перевода устройства из режима "Запись в режим нЧтение. Одновременно байты информации с выходов 9 регистра числа 1 поступают на входы 20 соответствующих основных накопителей 18 и на вход генератора контрольных сигналов корректирующего кода 11, формирующий контрольные разряды корректирующего кода, которые поступают на второй вход 23.2 первого коммутатора 22. В режиме записи на управляющий вход 4 37 первого коммутатора 22 поступает сигнал, разрешающий прохождение на его выход 24 со второго входа 23.2 контрольных разрядов корректирующего кода, которые записываются в дополнительный накопитель 19. Адрес для записи или чтения поступает на вход 21 накопителей 18 и 19. В режиме чтения адрес считываемого слова...

Номер патента: 892475

Опубликовано: 23.12.1981

Авторы: Кабаенкова, Коренев, Пуховицкий, Шидловский

МПК: G11C 11/00

Метки: запоминающее

...11 числа.Если регистр 11 числа выполнен на микросхемах, представляющих собой45 д -разрядные универсальные регистры и имеющие один стробирующий вход а Ь - нагрузочная способйость дополнительных усилителей 9 считывания, число дополнительных разрядных шин 50 б, дополнительных усилителей 9 считывания- и регулируемых элементов 10 задержки определяется формулой Временные диаграммы работы предлагаемого запоминающего устройства,5 4обозначают: О " ток опроса, д сигнал на входе усилителя считывания,Ь - сигналы на выходах усилителей считывания (сплошной линией изобра-. ражен сигнал, сформировавшийся быстрее всех, пунктирной - сигнал, сформировавшийся медленнее всех), Ч. -стробирующий сигнал, д - сигнал на выходе регистра числа.Устройство...

Номер патента: 894789

Опубликовано: 30.12.1981

Автор: Яцкевич

МПК: G11C 11/00, G11C 7/00, G11C 8/00 ...

Метки: запоминающее

...на входы соответствующих аналоговых сумматоров 2 данной координаты, с выхода которых сигналы, равные сумме входных 5 О гармонических колебаний, поступают на входы элементов 4 памяти. В зависимости от состояния опрашиваемых элементов 4 памяти входные сиг. налы появляются или не появляются на их вы. ходах, Сигналы с выходов опрашиваемых эле. 55 ментов 4 памяти через общую шину 5 поступают на входы блоков 6 считывания, в которых осуществляется частотная селекция вход 4ных сигналов и преобразование выделенных сигналов в логический уровень.Одновременное независимое обращение по одному или разным адресам элементов 4 памя. ти путем подачи кодов адре:а на определенное количество адресных блоков 1 и определение состояния этих элементов 4 на...

Номер патента: 894791

Опубликовано: 30.12.1981

Автор: Алехин

МПК: G03G 16/00, G11B 9/08

Метки: запоминающее

...строк подключены к источникам 14 управляющих напряжений. Между прозрач. ным электродом 9 и общей точкой включен источник 15 переменного напряжения подлерж. ки, который отключается ключом 16.Устройство работает следующим образом.Угол падения считывающего светового но- гока 17 на деформируемый слой близок к предельному углу полного внутреннего отражения деформируемого слоя и несколько больше его, 55 6 отсутствие рельефа поверхности деформиру. емого слоя считывающий световой поток отракается от границы раздела деформируемого записываемого столбца, вызывает деформацию . поверхности слоя 7, При этом нарушаются условия полного внутреннего отражения и часть считывающего потока освещает прилежащий участок поверхности фотополупроводникового...

Номер патента: 894794

Опубликовано: 30.12.1981

Авторы: Деркач, Розман, Тарчинский, Утяков, Шехватов, Шустенко

МПК: G11C 11/40

Метки: запоминающее, заряда, переносом, приборах

...устройства. В ре. жиме записи, адресный блок 1, в соответствии садресом, присутствующем на адресных ши. нах 2, выбирает цифро-аналоговый преобразо. ватель 7 и подключает его входы к шинам 3 данных. При этом на выходе цифроанапого. вого преобразователя 7 появляется напряжение, уровень которого соответствует входному ин. формационному коду, Это напряжение посту пает на информационный вход б соответству. ющего сдвигового регистра 5 и запоминается в нем, Блок 14 синхронизации вырабатывает сдвигающие импульсы и синхронизирует работу сдвиговых регистров 5 и адресного блока 1. С каждым М-ным тактом, на входы всех циф. рьаналоговыхпреобразователей 7 поступает максимальная кодовая комбинация и в сдвиговые регистры 5 заносится максимальный...

Номер патента: 894795

Опубликовано: 30.12.1981

Автор: Громенко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...первый и второй конденсаторы, первые обкладки которых соединены соответст.венно через первый и второй пассивные элементы с выходами первого и второго ключей,первые входы которых соединены с шинойуправления, второй вход первого ключа соеди.нен с выходом неинвертирующего усилителя,вход которого является входом устройства,вторые обкладки конденсаторов подключенык шине нулевого потенциала, дифференциальный усилитель, выход которого является выходом устройства, введены инвертирующийусилитель, первый и второй буферные усилите.ли, входы которых соединены соответственнос первыми обкладками первого и второго конденсаторов, выходы буферных усилителей подключены ко входам дифференциального усилителя, вход инвертирующего усилителя соединенсо...