Патенты с меткой «запоминающее»

Номер патента: 803013

Опубликовано: 07.02.1981

Авторы: Грушецкий, Тимофеев

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...1, первый пов- Яторитель напряжения 2, первый ключ3, второй повторитель напряжения 4,второй накопительный конденсатор 5,третий повторитель напряжения б,второй ключ 7, вычитающий блок 8, щсуммирующий блок 9.Устройство работает следующимобразом.При наличии входного сигнала ОВи при открытом состоянии ключей 3,5первый накопительный конденсатор 1и второй накопительный конденсатор5 заряжаются до напряжений О О 2,равные Ох, которые через повторители напряжения 2 и б подаются насоответствующие входы вычитающего 30блока 8, На выходе этого блока напряжение О =О= О=О, Одновременно2напряжение О =О подается на входсуммирующего блока 9 и с его выходав виде напряжения О =Оподается 35на выход устройства,После размыкания ключей 3 и 7 начинается...

Номер патента: 805339

Опубликовано: 15.02.1981

Авторы: Ганулич, Шкрабов, Эскин

МПК: G06G 5/00

Метки: запоминающее, струйное

...ет обсигнал л из ние с 7).на выходканал 8"Память"ратной св 1 нканала бЕслистоянии 4 темы у1970я в со- сигнала та 3 "Память". Канал питания элемен;та 12 "Память" соединен с каналом стирания, а канал 13 сброса этого же элемента связан с выходом б элемента "Память 2.Состояния устройства приведены в таблице. Устройство имеет восемь устойчивых состояний. Для его реализации классическими методами требуется три элемента. памяти. В предлагаемом устройстве функцию третьего элемента памяти выполняет элемент ИЛИ 1 с помощью обратной связи 6-5.Пусть устройство находится. в,состо янии с 3)На его стирающем входе К ус тановлен сигнал "1", а на выходе б "0". Сигнал "1" со входа К проходит через канал питания 12 элемента "Память" 3 и попадает на его...

Номер патента: 805413

Опубликовано: 15.02.1981

Авторы: Маковенко, Яковлев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...накопителя 5, такчто если количество разрядов слов,подлежащих хранению в ПЗУ следовательно, и количество разрядов регистра 16 слова) равно И, а количество разрядов-й по порядку ячейки хранимого слова второго блоканакопителя 11 равно Ф, то соответствующее ему количество разрядов1 -го числового блока б первого блоканакопителя 5 равно К = И - юНакопители 5 и 11 могут быть выполнены с применением любых эле"ментов связи элементов памяти, кото;рые на чертеже условно обозначенынаклонными черточками) , при этомсущество изобретения не изменяется.Коммутатор 14 предназначен дляподключения к соответствующим входам 17 регистра 16 слова ( И - М 1)выходов 8 выбранного в соответствиис кодом адреса 1 -го числового блокаб первого блока накопителя 5 и...

Номер патента: 805417

Опубликовано: 15.02.1981

Автор: Дубицкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и другим входомосновного усилителя, выход которогочерез второй ключ соединен с однойиэ обкладок конденсатора, выходдополнительного усилителя соединенсо входом третьего ключа, введенчетвертый ключ, вход которого соединен с входом третьего ключа и выходом устройства, выход четвертогоключа соединен с одним иэ входовосновного усилителя.На чертеже представлена Функциональная схема предложенного устройства.Оно содержит основной и дополнительный усилители 1 и 2, пассивные элементы 3 и 4, вход 5, усилителя 2, выход 6 усилителя 1, ключи7 - 10, накопительный элемент, например конденсатор 11, шину 12 нулевого потенциала, вход 13 усилителя2, вход и выход 14 и 15 устройства,выход 16 усилителя 2, входы 17 и 18усилителя 1.Наиболее наглядно...

Номер патента: 807388

Опубликовано: 23.02.1981

Авторы: Алдабаев, Диденко, Загарий, Конарев, Литкевич, Ручинский

МПК: G11C 14/00

Метки: запоминающее, отключении, питания, сохранениеминформации

...интегральных полупроводниковых запоминающих элементах, например КР 188 РУ 2, КМПП-структур, а блок 4 ионисторов может быть составлен из элементов, например, КИ 11 и КИ 1-2.Вход блока 4 подключен через диод б к выходу стабилнзатора тока и через диод 7 - ко входу питания накопителя 1. Один из вых.дов блока 2 соединен со входом стабилиза. тора 3 тока, другие выходы через элементы 8 гальванической развязки подключены ко вхо. дам накопителя 1, которые через резисторы 9 соединены со входом пигания накопителя 1. Устройство работает следующим образом.В штатном режиме напряжение с основного источника питания подается с входа 11 устройства на стабилизатор 3 тока, на блок 2 сопряжения, через первый диод 5 на накопи. тель 1 непосредственно и на...

Номер патента: 809347

Опубликовано: 28.02.1981

Авторы: Губа, Косов, Савельев

МПК: G11C 7/04

Метки: запоминающее

...линеек накопителя 4 протекает ток одной полярности, а от формирователя б линейных токов по той же линейке - ток другой полярности.Формирователь 7 разрядных токов в разрядных шинах записи-считывания накопителя,4 формируют токи записи "1" и "0" в соответствии с пришедшим из внешних устройств кодом числа, который надо записать в выбранную ячейку запоминающего устройства. Сигнал наличия линейного тока одной полярности регистрируется блоком 8 фиксации тока, а сигнал наличия линейного тока другой полярности регистрируется блоком 9 фиксации тока и через первый элемент 10 ИЛИ подаются в дополнительный блок 11 управления. Сигналы наличия разрядных токов регистрируются блоком 19 фиксации тока и также подаются на дополнительный блок 11 управления....

Номер патента: 809350

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 7/04

Метки: запоминающее

...элементами задержки, элементами И и ИЛИ и триггером опроса. Затем через определенное время блок 1 управления выдает сигналы на формирователь стробирующих импульсов, усилители воспроизведения. Задание уровня дискриминации с помощью формирователя уровня дискриминации регулируется с помощью блока управления. Дополнительный блок 20 управления содержит элементы И, ИЛИ, НЕ, триггер установки режима, триггер двой,ного или многократного стробирования,Поэтому в предложенном запоминающем устройстве возможно решение рационального расположения стробирующих импульсов, когда помеха затухает, а сигнал чтения еще относительновелик. Аппаратное сравнение правильности считывания "1" или ",Оф осуществляется с помощью усилителя 8 и дополнительного...

Номер патента: 809358

Опубликовано: 28.02.1981

Авторы: Дементьев, Ефимов, Новосельцев, Чернолесский

МПК: G11C 19/00

Метки: буферное, запоминающее

...и с четвертым адресными входами блока 5 управления. Адресный и управляющий входы второго накопителя 2 подключены соответственно ко второму адресному и девятому выходам блока управления 5, а информационные вход и выход второго накопителя 2 соответственно к информационным входу. и выходу первого накопителя 1. Первые вход и выход и информационный вход устройства соединяются с соответствуйцими выходами и входом источника ин-. Формации 12. Вторые вход и выход и информационный выход устройства подключаются к соответствующим входам и выходу приемника информации 13.Устройство работает следующим образом.В исходном состоянии блок 5 управления вырабатывает ситнал на четвертом выходе и устанавливает в нулевое состояние все пять счетчиков 6-10....

Номер патента: 809359

Опубликовано: 28.02.1981

Авторы: Леневич, Мехелев, Савкин

МПК: G11C 11/00

Метки: запоминающее

...запоминающих элементов каждогостолбца объединены и подключены ксоответствующей числовой шике, шинывыборки строки, введены элемент "Исключающее ИЛИф и элементы И, выходыкоторых подключены к вторым входамзапоминающих элементов, первые входыэлементов И соединены с выходом элемента "Исключающее ИЛИ", а вторые -с шинами выборки строки и входамиэлемента "Исключающее ИЛИф.На чертеже представлена структурная схема запоминающего устройства. 20Запоминающее устройство содержитматричный накопитель 1, выполненныйна запоминающих элементах 2 (полупроводниковых), элементы И 3, элемент"Исключающее ИЛИ" 4, числовая шина 5, дадресная шина 6, шины 7 выборки строки.Устройство работает следующим образом,Сигналы по шинам 7 выборки строкиматрицы 1...

Номер патента: 809360

Опубликовано: 28.02.1981

Авторы: Воллернер, Гудым, Майструк

МПК: G11C 11/00

Метки: запоминающее

...информационных импульсов.Последовательно соединенные формирователь 1 тактовых импульсов, модулятор 2, первый элемент 3 задержки, усилитель 4, детектор 5 и селектор 6 тактовых импульсов, выход которого подключен ко входу формирователя 1 тактовых импульсов, образуют кольцо цирку.-. ляции тактового импульса, Последовательно соединенные первый ключ 7, второй. элемент 8 задержки, формирователь 9 информационных. импульсов, модулятор 2, первый элемент 3 задержки, усилитель 4 и детектор 5, выход которогосоединен со входом первого ключа 7, образуют кольцо циркуляции информационных импульсов.На Фиг. 2 изображены временные диаграюы напряжений тактовых импульсов (Фиг. 2 а), управляющих импульсов (фиг, 2 б), сигналов на прямом выходе счетчика 13...

Номер патента: 809361

Опубликовано: 28.02.1981

Авторы: Буйнов, Непомнящий

МПК: G11C 11/00

Метки: запоминающее

...памяти.Вся распределяемая память объема 2"слов разделяется на блоки объема 2",,2 к к к-т двок, йВсе блоки памяти одного размера представляются статическим регистром. Следовательно, статических регистров внакопителе 1 столько, сколько существует различных размеров уровнейпамяти, Совокупность регистров накопителя отображает структуру распределяе".мой памяти в виде дерева. На каждом:уровне, начиная-с верхнего нулевого,:количество триггеров в регистре опре". 39деляется как 2 , где 6 - текущий номер уровня,По сигналам запроса к номера уров"ня первый блок 5 управления вырабатывает импульс, который поступает навторой блок 7 управления. Этот блокопределяет первую свободную ячейкуна этом уровне и соответствующей ей,триггер в...

Номер патента: 809362

Опубликовано: 28.02.1981

Автор: Рязанов

МПК: G11C 11/00

Метки: запоминающее, само-контролем

...окажется больше в, то срабатывают пороговый элемент 9 и триггер 7. После появления сигнала логического нуля на шине 16 устройство устанавливается в исходное состояние,Если при выводе информации из накопителя 2 произойдет сбой канала передачи данных, то на шине 19 сигналов сбоя появится сигнал, который включает блок 11 индикации, фиксирующий ошибку, и переключает в исходное состояние триггер 10, который закрывает первым входам формирователей 13.2сигналов признака второй группы, выходы которых соединены с выходнымишинами 20. Нулевой выход второго триггера 10 соединен с четвертыми входами формирователей 13. 1 сигналов призна-ка первой группы, выход одного из которых подключен ко второму входу одного иэ формирователей 13.2 сигналов...

Номер патента: 809363

Опубликовано: 28.02.1981

Автор: Годлевский

МПК: G11C 11/00

Метки: запоминающее, оперативное, устрой-ctbo

...а другой вход - к выходу старших разрядов счетчика 7. Счетный входсчетчика 7 соединен с выходом перногоэлемента И 9. Выход второго элементаИ 12 соединен с другим входом перного элемента ИЛИ 8, один из входовсо вторым входом первого элементаИ 9, а другой вход - с выходом второго накопителя 10.Адресный и информационный входывторого накопителя 10 подключены соответственно к адресному входу первого накопителя 1 и к выходу триггера б, а вход Запись - к ныходу второго элемента ИЛИ 11. Первый вход второго элемента ИЛИ 11 соединен с выходом первого элемента И 9, а второйвход - с выходом формирователя 4 сигналов обращения.В описываемом варианте устройствапервый накопитель нынолнен на интегральных схемах ИС МОП, а второй накопитель 10 и...

Номер патента: 809364

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...а выход -с первым входом Формирователя 12,второй вход которого подключен к выходу элемента 8 ИЛИ, а выходы соединены с входами блока 13, одни из выходов которого подключены к входам усилителя 14, выход которого соединен свходом элемента 17 памяти, выходыкоторого подключены соответственно кпервому входу элемента 18 И и входублока .4, другие выходы блока 13 через резисторы 15 соединены с однимииз входов сумматоров 16, другие входы которых подключены к выходам накопителя 3, а выходы - к входам усилителей 6. Вторые входы блока 7, элементов И 10 и 18 и управляющий входблока 13 соединены с выходами блока 4.Устройство работает следующим образом,При считывании выбранного числа изнакопителя 3 по сигналам блока 4 управления, срабатывают один ключ...

Номер патента: 809365

Опубликовано: 28.02.1981

Авторы: Дикарев, Огнев, Шамаев

МПК: G11C 11/00

Метки: запоминающее

...величиной постоянной времени дифференцирования, навход 15 - сигнал управления временным селектором.Входы усилителя 10 подключены к фоодному иэ выводов резистора 7, соединенному с выходом дешифратора 3, иодному из выводов источника 8, другие выводы которых соединены с шиной 11, Выход усилителя 10 подключен Ыко входу усилителя б и входу интегратора 9, выход которого соединен суправляющим входом Формирователя 5,выход которого подключен ко входу дешифратора 4. еОЗУ в такте чтения работает следую"щим образом,В исходном состоянии блок 2 идешифраторы 3 и 4 закрыты и тока нив адресных, ни в разрядных, шинах неч 65 На вход 14 подают высокий уровень, что соответствует малой постоянной времени дифференцирования в схеме 12 подавления помехи,...

Номер патента: 809366

Опубликовано: 28.02.1981

Авторы: Бородин, Колосков, Константиновский, Лемуткин

МПК: G11C 11/00

Метки: автономным, запоминающее, контролем, постоянное, устрой-ctbo

...блока 1 памяти. Таким образом выполняется циклперезаписи информации в устройстве.Для безотказной работы устройстваколичество циклов перезаписи информа- Я ции в одной запоминающей микросхеме не должно превышать максимально допустимого значения. Поскольку смена информации в различных сегментах блока 1 памяти происходит хаотически, необходимо контролировать количество перезаписи информации для каждого сегмента, чтобы заранее определитьМомент возможного выхода его из строя.Контроль количеством циклов перезаписи выполняется следующим образом.При поступлении команды изменения информации в устройстве на вход старших разрядов регистра 4 адреса поступает код адреса сегмента первого блока 1 памяти, который дешифрируется в первом дешифраторе 3...

Номер патента: 809367

Опубликовано: 28.02.1981

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: запоминающее

...(при изменении напряжения дополнительного ксточника питания либо нагрузки на выходе стабилизатора 17 тока) воздействует на,транзистор 23 и величина тока, протекающего через него, практически не изменяется. Далее ток протекает через стабилитроны 21 и 20 блока 18 и утилизируется в цепях питания блоков 9, 11.Стабилитрон 20, эашунтированный конденсатором 22, образует источник стабилизированного напряжения. Это на-.пряжение подается к ключам 5 и является напряжением смещения. Таким образом, в случае, когда адрес не выбран, транзистор 23 стабилизатора тоФормула изобретения ка 17 находится в активном режиме, рабочая точка его поддерживается постоянной и стабилизированный ток используется для питания блоков раз" рядного управления.При...

Номер патента: 809368

Опубликовано: 28.02.1981

Авторы: Косов, Савельев, Соколов

МПК: G11C 11/00

Метки: запоминающее

...15 И, выход которого соединен с входами ключей 16, соединенных с дополнительными нагрузочными элементами на резисторах 17, Другие концы дополнительных нагрузочных.резисторов 17 соединены с входами усилителя 4 воспроизведения.В режиме записи блок 9 управления вырабатывает на нервом выходе управляющий сигнал, по которому в соответствии с кодом числа, находящимся в числовом регистре 8 подаются соответствующие потенциалы на выходы Формирователя 3 токов. В это же время иэ блока 9 управления (по третьему выходу) подается сигнал на Формирователь 3 разрядных токов, который и запускает его, а в блок 1 памяти, в разрядные шины, подаются положительные и отрицательные разрядные токи, соответствующие кодам (ф 1" или "Оф ) числа.Эатем с некоторой...

Номер патента: 809369

Опубликовано: 28.02.1981

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...с первыми входами соответствующих дискриминаторов сигналов 13, вторые входы которых подключены к выходу формирователя 11 уровня сигналов дискриминации, вход которого подключен к выходу коррелятора 7,Устройство работает следующим образом,При считывании по сигналу из блока .4 управления формирователи 2 адресных токов вырабатывают адресные токи считывания, поступающие в накопитель 1, и ток, опрашивающий формиро:ватели эталонных сигналов 5 и б,Формирующие соответственно эталонныйсигнал "1" и эталонный сигнал "0".Эталонный сигнал "1" подается на входы.корреляторон 8 первой группы, надругие входы которых приходят информационные сигналы из накопителя 1. Эти15 же информационные сигналы из накопителя 1 поступают на вторые входы корреляторов 9...

Номер патента: 809371

Опубликовано: 28.02.1981

Автор: Грачев

МПК: G11C 11/02

Метки: запоминающее

...5 тока, разделительные элементы,например диоды 6. Матрицы 4 прошитыразрядными шинами 7 записи, адресными шинами 8 записи, адресными шинами 9 считывания, выходными шинами1 не показаны) .В устройстве одни концы одноименных адресных шин записи 8 н с 30 ния 9 всех матриц 4 подключендиоды б к выходам соответствующих генераторов 1, а другие концы - ко входам ключа 2 и ключа 3 соответственно.Запоминающее устройство работает следующим образом.Выполнеиие цикла запись или чтение .по выбранному адресу происходит возбуждением соответствующих адресу генератора 1 и ключа 2 или ключа 3 матрицы 4, соответствующей выбранному адресу генератора 1 и ключа 2 или ключа 3 матрицы 4, соответствующей выбранному адресу. При этом в цикле записи одновременно...

Номер патента: 809372

Опубликовано: 28.02.1981

Авторы: Медников, Ольховский, Редько, Чиркин

МПК: G11C 11/14

Метки: запоминающее

...регистра 3. Регистры 2- 404 состоят из неимплантированных смежных дисков 7 и 8. На поверхности пленки 1 расположены также две токопроводящие петли 9, магнитосвязанные срегистрами 2 и 3. Магнитооднооснаяпленка имеет градиент состава по толщине и поэтому является носителеммагнитных доменов 10 и 11 с разнымидиаметрами. Неимплантированные диски 8 регистра 4 хранения информациивыполнены с меньшим диаметром поотношению к дискам 7 регистров 2 и 3ввода и вывода информации,Устройство работает следующим образом.55При записи информации генератор 5создает домены 10 большего диаметра,которые затем поступают на вход регистра 2. По структуре из дисков 7ЦМД вводятся в петлю 9, и через петлюпропускается импульс тока. Под действием магнитного поля,...

Номер патента: 809375

Опубликовано: 28.02.1981

Автор: Оборин

МПК: G11C 11/30

Метки: запоминающее

...записи и со входом усилителя сигнала воспроизведения, введенйдва ключа и инвертор, выход которого со-,единен с выходом, первого ключа и входомусилителя сигнала записи, первые входы 10ключей подсоединены ко входу устройства,вторые входы ключей соединены соответственно со вторыми и третьим выходамиблока управления, выход второго ключа.соединен со входом инвертора. 15На чертеже, изображена функциональнаясхема предлагаемого устройства,Оно содержит блок 2 управления, усилитель 2 сигнала записи, запоминающийэлемент, например электроннолучевуютрубку 3, усилитель 4 сигнала воспроизведения, ключи 5 и 6 и инвертор 7,Заноминаюшее устройство работаетследующим образом.В режиме записи с выхода блока 1 25управления подается импульс записи,...

Номер патента: 809377

Опубликовано: 28.02.1981

Автор: Брик

МПК: G11C 17/00

Метки: запоминающее

...окажется адрес, при обращении к которому произошел сбой. Вся последовательность адресов, находящихся после останова в блоке 3 регистров, представляет 77 4 из себя аварийную ситуацию, привед 1:.:ую к сбою,После осталова устройство из нормального режима работы переводится (например вручную) во второй режим работы- режим кольца. В этом режиме коммутатор 4 осуществляет коммутацию второй груп- пы своих входов 12 с выходами 6, т,е.соединяет информационные выходы 11 блока 3 регистров с информационнымивходами 8 блока 3 регистров (т,е. замыкает блок 3 регистров в кольцо) и садресными входами 7 блока 1 памяти.Таким образом, при работе устройства врежиме кольца обращение к ЗУ происходит по хранящимся в блоке 3 регистровадресам, вращающимся по...

Номер патента: 809379

Опубликовано: 28.02.1981

Авторы: Маковенко, Малиновский, Яковлев

МПК: G11C 17/00

Метки: запоминающее, постоянное, устрой-ctbo

...своивыходы определенную последовательностьимпульсов, которые управляют работойвсех узлов и блоков. устройства, а такжесигнал выз 6 ва константы, поступающий иавторой вход накопителя 6.Одновременно с сигналом обращения пошинам 14 поступает код адреса, которыйуказывает на условия преобразования адреса. Код адреса на регистр 1 заносятзаранее или одновременно с сигналомобращения 13,Коды полей регистра 1, которые неимеют резервных комбинаций, а такжеподлежат преобразованию и перекодированию (например, поля А и В на фиг. 1),поступают непосредственно на соответствующие входы адресного дешифратора 8.Коды остальных полей регистра 1 поступают на входы соответствующих дешифраторов 2, где осуществляется их дешифрация. При этом, если для...

Номер патента: 809381

Опубликовано: 28.02.1981

Авторы: Бархоткин, Козырь, Петросян, Преснухин

МПК: G11C 17/00

Метки: запоминающее, постоянное, устрой-ctbo

...выходов регистра 4 адреса код адреса (комбинация высоких и низких уровней напряжения) подается на соответствующие входы адресных дешифратаров 3и 7, а также на вторые входы коммутатара 8. С выхода первого адресного дешифратора 3 на необходимый вход соответствующих элементов 6 согласования(через формирователи 5) подается высокий уровень напряжения ( - 4 В), а наостальные входы этих и на все входыдругих элементов 6 согласования подается низкий уровень напряжения (40,4 В). Ссоответствующих выходов выбранного элеф мента 6 согласования сигнал поступает наодноименные первые входы коммутатора 8,Кроме этого, на соответствующие вторыевходы коммутатора 8 подается высокийуровень напряжения ( 2,4 В) из регистра4 адреса, а на остальные вторые...

Номер патента: 809389

Опубликовано: 28.02.1981

Авторы: Захаров, Старин, Тимонин, Юрков

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...однако последовательность импульсов при любомуправляющем коде преобразователя Кодчастота 9 повторяется через 2" импульсов. 40На чертеже представлена структурнаясхема предлагаемого устройства,Устройство содержит форм ировательрадиосигналов 1., двоичный счетчик 2,блок управления 3, элементы И 4, 5, 6,триггер 7, генератор опорных сигналов 8, 45преобразователь "Код - частота" 9, делитель частоты 10 и фильтр 11.Устройство работает следующим образом,Перед началом работы триггер 7 устанавливается в исходное положение, приэтом подается разрешающий потенциална элементы И 4 и 5, открывающиецепи счета и сброса счетчика 2, и подается сигнал, запрещающий работу преобразователя "Код-частота" 9, Входной радиосигнал подается нв формирователь 1,где...

Номер патента: 809390

Опубликовано: 28.02.1981

Авторы: Дубицкий, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее, устрой-ctbo

...напряжения 30от входов 15 и .11 к выходу 4;О ,О - напряжения смещения нуляосновного усилителя по входам 8, 14 и 15, 11 соответственно с учетом синфазных ошибок в режиме выборки.Конденсатор 10, подключенный к выходу4 основного усилителя 1, также заряжается в режиме выборки до напряжения О 40При переходе в режим хранения размыкаются ключи 12, 16 и 9 и замыкаютсяключ 17, подключающий вход 14 основного усилителя 1 к шине нулевого потенциала, и ключ 7, замыкающий цепь обшей обратной связи. Напряжение О запоминается на конденсаторе памяти 10.В режиме хранения на выходе устройства присутствует постоянное напряжение, амадее их при- давля- можициенты п о упростить отношению сопротивлений резисторов 6 и 3;Оо - напряжение смешения...

Номер патента: 809394

Опубликовано: 28.02.1981

Авторы: Акопов, Терзян, Чахоян

МПК: G11C 29/00

Метки: запоминающее

...что имеется блок дляобнаружения ошибок и что в исходном состоянии во всехраэрядных счетчиках 5и ячейкахнакопителя 2 записаны нули.Пркобращении к ЗУ его М разрядов кода адре-са подаются на регистр 1 через входы 8,а сигнал обращения к ЗУ поступает навход 6 устройства, Счетчик 5 каждыйраз при поступлении сигнала обращения наРвход 6 начинает перебор всех своих 2состояний, начиная с нулевого, Причемпосле установки каждого нового состояния счетчика 5 происходит считываниеинформации из накопителя 2, Счетчик5 прекращает свою работу либо при появлении сигнала совпадения на выходеблока 3, либо при отсутствии единицы на втором выходе накопителя 2, либопосле окончания перебора.При возникновении ошибки в считанномиз ЗУ слове блок для...

Номер патента: 809397

Опубликовано: 28.02.1981

Авторы: Городний, Корнейчук, Кудрицкий, Орлова, Сергеев, Шекунов

МПК: G11C 29/00

Метки: запоминающее, кор-рекцией, ошибок

...входов элементов 18 ИЛИ, другие входы которых подключены к выходам элементов 19 И, первые входы которых соединены с выходом триггера 22, первый вход которого через элемент 21 задержки соединен с выходом элемента 20 ИЛИ, входы которого подключены к выходам элементов 18 ИЛИ.Входы элементов 1 б И-НЕ, вторые входи элементов И 17 и 19 и триггера 22 подключены ко входам второго блока 15 местного управления, выходы которого соединены с выходами элементов 18 ИЛИ.Предлагаемое ЗУ с коррекцией ошибок работает следующим образом,При обращении к ЗУ на вход блока4 подается код адреса.При записи на вход регистра 1 поступает информационное слово. С выхода регистра 1 информационный код поступает (при наличии разрешающегосигнала на выходе блока 4) через....

Номер патента: 809398

Опубликовано: 28.02.1981

Авторы: Дробязко, Кениг, Корнейчук, Кучер, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, само-контролем

...сигналов сдвига и дешифраторов6.1-6.М подключены к другим выходамблока 7 управления соответственно.При этом формирователь 4 кодовыхсигналов сдвига выполнен содержащим(фиг, 2) первый 4.1 и второй 4,2регистры, вычитатель 4.3, первый4.4 и второй 4,5 элементы И первыйтриггер 4.6, третий элемент 4.7 И,второй триггер 4,8 и счетчик 4.9. Выходы регистров 4.1 и 4.2 подключены соответственно к первомуи второму входам вычитателя 4.3,40 первый выход которого соединен спервыми входами первого 4,4 и второго 4.5 элементов И. Выходы элементов И 4.4 и 4.5 поключены соответственно к входам первого триггера 4,6, единичный выход которогосоединен со вторым входом второгоэлемента 4.5 И, первым входом третьего элемента 4.7 И и первым входом второго триггера...