Патенты с меткой «запоминающее»

Номер патента: 972594

Опубликовано: 07.11.1982

Автор: Кокушков

МПК: G11C 17/00

Метки: запоминающее

...от номеронабирателя о контролируемом номере борта код по входам 15 от номеронабирателя не показан, поступает на входы элементов ИЛИ 14, а с выхода их - на входы дешифратора 2, В это же время по шине записи 11 на вход элемента ИЛИ 4 и дешифратора 2 поступает управляющий сигнал "Запись". В результате на входе последних формируется сигнал, стробирующий работу регистра 1 и дешифраторов 2 и 3. Сформированный при этом на выходе дешифратора 3 адрес ячейки памяти через элементы ИЛИ 7 поступает на адресные шины накопителя 5, а на инфрмационные входы накопителя 5 в это время поступает с выхода дешифратора 2 информация о номере борта самолета. В результате информация о номере борта. самолета от нсмеронаби рателя записывается в накопитель...

Номер патента: 972595

Опубликовано: 07.11.1982

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...- с дополнительными выходамимодулей памяти, а выходы блока формирователей четности являются выходамиустройства.25На чертеже представлена блок-схемапредлагаемого программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит модулипамяти 1, адресные входы которых972595 Формула изобретенйя Составитель Г.БородинТехред Т.Маточка Корректор М.Демч Гуньк едак каз 8526/45 Тираж 622ВНИИПИ Государственного комитета СССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,одписно Л "Патент", г. Ужгород, ул. Проектна илиал соединены с адресными входами 2, яв-.ляющимися входами устройства, и совходами дешифратора 3, выходы которого соединены со входами выборкисоответствующего модуля...

Номер патента: 972597

Опубликовано: 07.11.1982

Авторы: Кобозева, Усков

МПК: G11C 19/00

Метки: буферное, запоминающее

...по заднему Фронту импульса. 65 После того как в регистр 1 будет записана информация, на выходе элемента 9 поянитс,. уровень "1" ( свидетельствующий о "ненулевом" состоянии регистра), а на выходе элемента 12- уровень "0" , В результате элемент 4 будет заблокирован уровнем "0", а элемент 6 разблокиронан уровнем "1" с выхода элемента 9. Для записи следующего информационного кода будет открыт только регистр 2. После записи информации в регистре 2 уровнем "1" с выхода элемента 10 будет разблокирован элемент б, а уровнем "0" с выхода элемента 13 заблокирован элемент 5. В результате для записи откроется регистр 3,.Таким образом, запись информации начинается с регистра 1, а затем последовательно заполняются регистры ,2 и 3, При этом в...

Номер патента: 972598

Опубликовано: 07.11.1982

Автор: Беспалов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...8, в результате чего повышается разрешающая способность средстввстроенной диагностики и, следовательно, надежность устройства.Технико-экономическое преимущаст"во предложенного устройства заключа"ется в его более высокой надежностипо сравнению с известным. формула изобретения выходы которого являются информаци"онными выходами; устройства и подключены к входам второго блока сверткипо модулю два, выход которого соединен с первым входом второй схемысравнения, контрольные выходы ре" 5гистра числа подключены соответственно к втоРым входам схем сравнения,выходы которых являются контрольнымивыходами устройства, Введены триггер,элементы ИЛИ, элемент задержки и эле мент И, причем входы первого элемен"та ИЛИ соединены с выходами накопителя,...

Номер патента: 972599

Опубликовано: 07.11.1982

Авторы: Балахонов, Востров, Огнев, Розанов

МПК: G11C 29/00

Метки: блокировкой, запоминающее, неисправных, ячеек

...- повходу 19 (фиг.1) . Кроме того, попереднему Фронту одного из этих импульсов с помощью элемента ИЛИ 9и Формирователя 10 формируется одиночный импульс. Одиночный импульсс выхода Формирователя (фиг.1) подается на установочный вход блока 7и устанавливает в нуль все триггеры1-6 (фиг.1).По коду адреса подаваемому совходов 20 (фиг.1) на входы накопителей .7 и одиночному импульсу с выхода формирователя 10, при наличииединичного разрешающего сигнала наодном из входов 54 (фиг.1) осуществляется считывание из накопителей 7информации об исправности накопителей 11-16, из которых составляетсяслово и к которым производится обращение.972599 Состояние единичных выходов на триггере(фиг,З) подается со входов 20 полный адрес либо часть адреса слова,...

Номер патента: 972600

Опубликовано: 07.11.1982

Авторы: Городний, Давиденко, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устанавливается в нулевое состояние.Следовательно, состояние триггера 20в 1 и триггера 21 в 0 означает, что существуют отказы в одноименных разрядах одноименных ячеекнакопителей. Если же считанные словане равны друг другу, то оба триггера20 и 21 устанавливаются в нулевоесостояние, что соответствует отказам в разноименных разрядах накопителей 5 .и 6.Сигнал на выходе сумматора 22есть только в случае, когда триггер20 в 1 и триггер 21 в 0.Такое состояние триггеров 20 и 21указывает,что исходное слово необходимо заново записать через коммутатор 23 в накопитель 5, а накопитель6 оставить без изменений. Состояниятриггеров 20 и 21 записываются вдополнительные разряды ячейки накопителей 5 и 6. На этом запись информации заканчивается,При...

Номер патента: 972601

Опубликовано: 07.11.1982

Авторы: Андреева, Пескова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...модулю дна принятойинформации.При обновлении информации на накопителях 1 - 1 1 обновляется информация и на накопителях 3-33, причемдля накопителей 31 - 32 она вычисляется заново по вышеописанному алгоритму формирования вычета по модулютри, а для накопителя 33 - обновление информации идет в соответствиис описанием известного устройства.В описанном устройстве восстановление информации при отказе основныхнакопителей 1-1 производится следую 1 ищим образом.В случае работоспособности основных накопителей 1 1-1считывание информации с любого из них производится обычным образом, без использования данных резервных накопителей3 - 3 . В случае отказа одного из на 1 3копителей 1 - 1, информация которогоиспользована при формировании разряда четности,...

Номер патента: 974411

Опубликовано: 15.11.1982

Авторы: Вешняков, Дробязко, Жабин, Кениг, Корнейчук, Тарасенко, Ткаченко

МПК: G11C 19/00

Метки: буферное, запоминающее

...навыходе первого элемента 5.задержки и,следовательно, на выходе первого элемента И 61 появляется единичный разрешающий сигнал, по которому слово"1" сдвига, а маркерная "1" из первоготриггера.4 переписывается во второйтриггер 4, первый триггер 4 приэтом сбрасывается.в "О". Далее разрешающий сигнал появляется на выходевторого элемента И 6 и слово переписывается из первого регистра 1 сдвига во35второй, а маркерная "1" поступаетво второй триггер 4 и т,д, Продвижениемаркерной "1" вправо по триггерам 4,а следовательно и информации по регист40рам "1", продолжается до тех пор, покавновь поступившая информация (маркерная "1) не расположится вплотную кранее записанной информации, что обеспечивается элементами И 6 и элементами5 задержки.Во время...

Номер патента: 974413

Опубликовано: 15.11.1982

Авторы: Петров, Степанов, Федоров

МПК: G11C 15/00

Метки: запоминающее, логическое

...преобразователь 6 кодов, первую группу элемептов И 7, триггеры 8, образующие первый регистр 9, программируемуюлогическую матрицу 10, вторую группуэлементов И 11 логический блок 12,элеме 1 п И 13, триггер 14, второй регистр 15. Выход-го разряда регист 3 4ра 151 "1(и-)е где и е М -целые числа подключен к входу 1 -го элемента И 7, выход 1-го разряда регистра 15 рп-М+1 й(о-%у), где у- целое число 3 подключен к входу о-го элемен- таИ 11,Программируемая логическая матрица (фиг. 2) содержит элементы НЕ 16, элементы И 17, и элементы ИЛИ 18.Сущность формирования кодового многочленв циклического кода заключаегся в умножении информационной последовательностиРХ)= х + РХ+Рр на Х" т и деление результата умножения на образующий поляком (х 1....

Номер патента: 974414

Опубликовано: 15.11.1982

Авторы: Беспалов, Будовский, Мироненко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...схемы формирователя контрольных признаков, блока управления и перестраиваемого преобразователя кодов соответственно,Запоминающее устройство с автономным контролем (фиг. 1) содержит блок 1 задания режимов, коммутатор 2, регистр 3 приоритетов, формирователь 4 контрольных признаков. Управляющие входы коммутатора 2 и регистра 3 являются управляющими входами 5 и 6 устройства, Устройство также содержит блок 7 управления, усилители 8 считывания, адресный 9 и числовой 10 блоки, элемент И 11. Усилители 8 имеют выходы 12, являющиеся информационными выходами устройства, Устройство содержит также первый 13 и второй 14 накопители. Блоки 9 и 10 подключены к адресному 15 и информационному 16 входам устройства, Устройство включает...

Номер патента: 976476

Опубликовано: 23.11.1982

Авторы: Евтихиев, Литвинов, Смолин, Таубкин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...информационный код, который, однако, обладает тем свойством, что имеет постоянную интенсивность (отношение числа возбужденных и невозбужденных элементов входного регистра всегда равно единице), В матрице 4 возбуждаются выходы тех модифицированных элементов памяти, для которых число активированных входов превосходит некоторый конструктивно заданный порог записи и воспроизведения. Сигналы с выходов матри976476 5цы 4 суммируются на каждом разрядевыходного регистра 5, связанного стеми же элементами памяти матрицы 4,что и соответствующий разряд входного регистра 3. Если число активированных входов данного разряда выходного регистра 5 превышает некоторыйконструктивно заданный порог, навыходе этого разряда возбуждаетсядвоичная единица.1...

Номер патента: 976477

Опубликовано: 23.11.1982

Авторы: Даниличев, Евтихиев, Литвинов, Фролов

МПК: G11C 15/00

Метки: ассоциативное, ассоциативный, запоминающее, информации, накопитель, него

...следующим образом, Как только в каком-либо такте двоичная "1" выходит из и-го разряда сдвигающего регистра 3 на 5 вход 15 формирователя 7, с его выхода 17 происходит засылка двоичной "1", в первый разряд сдвигающего регистра3,8 тактах кратным ь(п) й = О, 1 М, где М - общее количество установоч 20 ных кодов) на сдвигающем регистре 3 происходит установка последующего установочного кода. Последующий установочный код получается из. предыду" щего путем сдвига в нем одной из 25двоичных "1", например второй, установочный код имеет вид 1 110100, третий - 11100100 и т.д, Далее будет происходить сдвиг второй двоичной "1", третьей и т.д. Следует от- ЗО метить, что все установочные коды имеют длину и и всегда содержат ровно щ двоичных "1"....

Номер патента: 976478

Опубликовано: 23.11.1982

Автор: Лавров

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...на вторые входысхемы 2,При этом разрешение на записьчисел в накопитель 1 формируется посигналам на шине "Запрос" 14, поступающим с рассчитанным на определенное количество сбоев максимально допустимым периодом следования.При уменьшении количества сбоевили их отсутствии период следованияэтих сигналов может уменьшаться доминимально допустимой величины, задаваемой быстродействием накопителя 1.Устройство работает следующим образом,При подаче сигнала на шину "Запрос" 14 запускается формирователь11, Формирующий сигнал записи с еговыхода по переднему фронту входногосигнала, сбрасывается счетчик 13 изапускается формирователь 6, длительность импульса которого определяет число возможных циклов записии контроля (при условии постоянногопоявления...

Номер патента: 978192

Опубликовано: 30.11.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...схемысравнения, число которых определяется числом сочетаний из к по два).Блок 9 содержит также элемент ИЛИ 26.Устройство работает следующим образом,На входы 224-22 к и 23 -23 каналовподаются адреса слов, подлежащих произвольной или одновременнсй обработке (считываник и/или записи), максимальное число которых при одновременной обработке равно к-числу входныхили выходных каналов устройства. Будем условно считать, что входы 22 -22 к соответствуют координате Х, а входь 1 23-23 - координате У устройства.Кроме того, будем иметь в виду следующие три свойства распределителей121-12: во-первых, при совпадении кодов адресов, поступающих на входы221 -22 и 231-23 каналов, совпадаюткоды на выходах соответствующих распределителей 12 -12,...

Номер патента: 978193

Опубликовано: 30.11.1982

Авторы: Легоньков, Никитин, Савостьянов

МПК: G11C 11/00

Метки: запоминающее, оперативное, энергонезависимое

...микросхемах памяти, адополнительный блок 2 памяти - наэлектрически перепрограммируемых полупостоянных запоминающих элементахна основе МНОП-структур,Устройство работает следуЕащим образом,Б случае снижения напряжения питания до определенной Величины блок 3управления запрещает обращение к устройству, переключает блоки 1 и 2 памяти в режимы чтения и записи соответственно и подает на вход 16 счетчиков 7 и 8 импульс обнуления. Послеэтого блок 3 посылает импульсы тактовна вход 15 счетчика 7 и разрешаетработу блока 9, Информация по каждому из и первых адресов блока 1 памяти переписывается в соответствующиерегистры 11. При этом выбор нужногорегистра 11 осуществляется блоком 9,а синхронизация записи - блоком 3.При появлении импульса...

Номер патента: 978196

Опубликовано: 30.11.1982

Автор: Фет

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...они должны обеспечивать последовательное поразрядное обращение, а именно: при поступлении очередногоуправляющего импульса на управляющийвход накопителя 2 с ныхода каждойзапоминающей ячейки считываетсяочередной разряд содержимого даннойячейки, Аналогично при поступленииуправляющего импульса на управляюуций вход регистра 3 опроса с выхода этого регистра считывается очередной разряд его содержимого.При поступлении на входы блока 1управления команды поиска ближайуу 1 его по Хэммингу блок 1 управления нырабатывает следующую последовательность операций (фиг.3).В первой микрокоманде выдаетсясигнал на выходе 9 блока 1, которыйосуществляет установку н О всехразрядов регистра 6. Затем в рядепоследовательных микрокоманд вь 1 дается серия из...

Номер патента: 978197

Опубликовано: 30.11.1982

Автор: Гурьев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...ИЛИ 10на вход регистра 16, после чего навыходе, например, второго разрядарегистра 16 устанавливается разрешающий потенциал. На вьгод второгоразряда регистра 8 подается стробкрующий импульс, который поступаетна третий вход элемента И 13, соответствующего второму разряду кодаопрдса. Если значение второго разряда кода маски равно 1, топроисходит за.несение маски в соответствующий триггер 12, выдаетсячерез элемент ИЛИ 10 сигнал на входрегистра 16, к разрешающий потенциал устанавливается на выходе, например, третьего разряда регистра 16,Если значение второго разрядакода маски равно 0, то занесение маски не происходит, к на выходе второго разряда регистра 16сохраняется разрешающий потенциал,Затем на выход третьего разрядаЗ 5 регистра 8...

Номер патента: 978198

Опубликовано: 30.11.1982

Авторы: Гудым, Майструк, Онащенко

МПК: G11C 21/00

Метки: запоминающее, информации, циркуляцией

...одиночныйзапускающий импульс по входу 10,Формирователь 1 тактовых импульсоввырабатывает прямоугольный импульсс заданными параметрами, которыйпоступает в рециркулятор 2. Последний совместно с формирователем 1тактовых импульсов образует цепьциркуляции тактового импульса с периодом Т, равным времени задержкирециркулятора 2 (Фиг.2 а), Входнойсигнал (фиг, 2 б), поступающий повходу 8, записывается в виде дискретных выборок в рециркулятор 2 скоэффициентом сжатия И, смещаясьэа каждый период циркуляции относительно тактового импульса на времягде и - количество выборокпвходного сигнала, записываемого врециркулятор (фиг, 2 в) относительно тактового импульса (Фиг. 2 в), Свыхода рециркулятора 2 выборки сигнала поступают на фильтр 5...

Номер патента: 978199

Опубликовано: 30.11.1982

Авторы: Аверин, Орехов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...обкладокнакопительного конденсатора и шинойнулевого потенциала,На чертеже представлена принципиальная электрическая схема устройства,Аналоговое запоминающее устройство содержит первый ключ 1, накопительный конденсатор 2, пассивныйэлемент 3, второй ключ 4, операцион"ный усилитель 5, защитный резисторб, входные резисторы 7 и 8, Входустройства соединен со входом первого ключа, выход операционного усилителя является выходом устройства,устройство работает следующимобразом.При замыкании ключей 1 и 4 накопительный конденсатор заряжается25 до напряжения входного сигнала, после чего ключи 1 и 4 одновременноразмыкаются, После размыкания ключейконденсатор 2 через резистор б иэлемент 3 оказывается включенным в30 цепь отрицательной обратной...

Номер патента: 978200

Опубликовано: 30.11.1982

Автор: Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...входам 10,вторым неиннертирующим входом 11,Переключаемый усилитель б содержит операционный Усилитель 1 иЭЭ управляемый дифференциальный каскад13, первый 14 и второй 15 выходь 1которого соединены соответственно сперньщ 16 и вторым 17 выходами входного каскада операционного усилите 40 ля 12,Третий ключ 4 содержит транзисторы 18 - 27, резисторы 28 - 35 и Управляется путем подачи сигналов управления на дна входа 36 и 37 управленин клк 1 чом.Устройство работает следующимобразом,В режиме выборки ключи 2 и 4замкнуты, ключ 3 разомкнут, а на управляющий вход управляемого усилителя б подан потенциал логической1 1, При этом переключаемый усилитель обеспечивает усиление напряжений па нхадам 7 и 8. Входной аналоговый сигнал через замкнутый ключ2...

Номер патента: 980161

Опубликовано: 07.12.1982

Автор: Романков

МПК: G11C 11/063

Метки: запоминающее, магнитное, оперативное

...высокий уровень.Схема 45 также выдает нулевой уровень сигнала, указывающий о несравнении поступивших на его входы сигналов, т,е. об отсутствии нарушения в выдаче команды вторым устройством-потребителем. На основании данных нулевых 5 уровней сигналов, поступивших соответственно по выходам 42 и 43, блоки 3 и 4 организуют занесение адре, сов в соответствующие регистры 5,6 и 23,24 и слово для записи в регистр 10 21, Далее подключаются к работе де шифраторы. 7,8,26,25 и блоки 9 и 27, которые определяют номера разрядных обмоток и затем дешифрируют данные номера. Одновременно коды адресов х с регистров 5 и 23, коды адресов.у с регистров 6 и 24 и коды номеров разрядных обмоток с блоков 9 и 27 поступают в блок 32, где они проверяются...

Номер патента: 980163

Опубликовано: 07.12.1982

Авторы: Грама, Платонов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...один вход блока соответствующего элемента ИЛИ 2 и на вхоц матричного накопителя 4, обеспечивая считывание требуемого числа из запоминающих элементов 3 накопителя 4. Считанный код числа из накопителя 4 поступает в регистр 5 числа либо через блок б элементов ИЛИ (часть разрядов числа), либо минуя их. Количество двухвходоИвых элементов ИЛИ б равно 1- - 1. Поэтому, если считываемый код хранится в крайних левых запоминающих элементах 3 накопителя 4, то все разряды числа, кроме младшего, поступают на регистр 5 через элементы ИЛИ б, Одновременно с этим в старший разряд регистра 5 по этому же сигналу обращения, снимаемому с выхода блока одного из элементов ИЛИ 2, записывается код 1. Сигнал с инверсного выхода старшего разряда регистра 5...

Номер патента: 980164

Опубликовано: 07.12.1982

Авторы: Ранцевич, Счисленок

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...система переходит в режим хра" нения.Ключ 2 открывается, и напряжение на затворе полевого транзистора 18, равное напряжению П = =.+Б -ьП, на коллекторе ключа 3 закрывает полевой транзистор 17, так как выполняется условие +Б - ъЧ 3/ +Цо / + КБосекки/ Диоды 12 и 16 открываются, поэтому через делитель из диода 12, резистора 14 ипараллельно включенных резистора 5 Й диода б все на напряжение -О подается на затвор транзистора 17 и он за крывается, Диод 16 защищает транзистор 17 от пробоя, так как при его отсутствии для транзистора 17 напряжение между затвором и источником1-Ц 1 ++О - аИ может, превысить максимально допустимое.Установлено, что при слеженииза входным сигналом порядка 2 и 5 2 О в известном устройстве ток стокатранзистора 18,...

Номер патента: 980165

Опубликовано: 07.12.1982

Авторы: Конопелько, Сухопаров

МПК: G11C 29/00

Метки: дефектных, запоминающее, коррекцией, памяти, элементов

...записи информации на соответствующие шины устройства подаются сигналы разрешениязаписи 11, записи 12 и управления 13.При этом происходит возбуждение шиндешифраторов 3 и 4 в соответствиис кодом адреса опрашиваемого элемента 2 памяти матрицы 1. Возбужденнаяшина дешифратора 3 подключает элементы 2 памяти матрицы 1 выбранного слова к разрядным шинам 10. Одновременнопроисходит сравнение входного адресаопрашиваемого разряда, поступающегона входы 15 с информацией о дефектных разрядах, содержащейся в матрице 16,Если опрашивается исправный основной разряд матрицы 1, управляемыйэлементами И 7, то на выходах 18матрицы 16 появляются нулевые сигналыкоторые устанавливают на выходе эле-"мента ИЛИ-НЕ 19 единичный сигнал,а на выходах 21 элементов И 20...

Номер патента: 982084

Опубликовано: 15.12.1982

Авторы: Дьяков, Нестерук

МПК: G11C 9/00

Метки: доступом, запоминающее, последовательным

...управление операциями записи-чтения - по входу 22,Запоминающее устройство с последовательным доступом имеет три режима50 работы: режим записи информации, режим чтения информации и режим хранения,Пусть одноразрядный накопитель 2имеет и адресных входов, Перед нача 5 лом работы на шине начальной установки 15 и шине управления адресностью13 формируются коды управления, в соответствии с которыми из общего числаи адресных входов накопителя 2 непосредственно к шине адреса обращения12 подключается через коммутатор 4(и) адресных входов, а К оставшихся - к выходам адресного счетчика 3,В режиме записи на вход 21 подает 5 ся сигнал признака запуска, в соответствии с которым генератор 1 синхросигналов Формирует серию синхросигналов на своих прямом и...

Номер патента: 982085

Опубликовано: 15.12.1982

Автор: Авдеев

МПК: G11C 11/00

Метки: запоминающее

...входы счетчика являются одними адресными входами устройства, а выходы дешифраторв подключены к адресным входам постоянного накопителя, блок управления, выход которого соединен с управляющими входами счетчика, регистра слова, регистра адреса и дешифратора, содержит адресный блок и оперативный накопитель, информаци" онные входы и выходы которого подключены к соответствующим выходам ивходам регистра адреса, другие выходы которого подключены к входам дешифратора, выходы которого подключены к одним. адресным входам опера". тивного накопителя, другие адресное входы которого подключены к выходам адресно о блока, входы которого яв- фляются адресными входами устройства, в управляющие входы адресного блока соединены с выходом блока...

Номер патента: 982086

Опубликовано: 15.12.1982

Авторы: Петровский, Полукеев, Шастин

МПК: G11C 11/00

Метки: запоминающее, резервированное

...кодас,инверсных разрядов регистра 13 потому же адресу соответствующего блока памяти, к которому было произведено обращение (в соответствии с однимиз разрядов 2 регистра,3), Например,если обращение производилось к блоку 3, то сигнал на запись в него ин-.версного кода поступает по выходу 27(фиг. 2), а сигнал на считывание - повыходу 28 блока 14 (фиг. 2), Одновре"менно по выходу 24 подается запретв регистр 8 на, прием. инверсного кода.Таким образом, считанный инверсный код поступает на счетные входырегистра 13 и суммируется по модулюдва с прямым кодом этого же числа.В тех разрядах, прямой и инверсныйкод которых совпадает (что говорито неисправности в данной ячейке памяти), при суммировании по модулю два,на прямых выходах регистра 13...

Номер патента: 982089

Опубликовано: 15.12.1982

Авторы: Верстаков, Крыликов, Преснухин

МПК: G11C 11/34

Метки: динамических, запоминающее, оперативное, памяти, элементах

...группы соединен с вто 89 4рым входом блока управления, первымвходом элемента И первой группы и втоым входом элемента И третьей группы,ыход второго триггера третьей группыподключен к третьему входу блока управления и вторым входам элементов Ипервой и второй групп, управляющие входы триггеров одноименных групп объединены и подключены соответственно кшестому, седьмому и восьмому выходамблока управления, девятый выход которого соединен с информационным входомодного из триггеров первой группы, информационные входы первых триггеровдругих групп являются входами устройства,На фиг. 1 изображена структурная схема ОЗУ на динамических элементах памяти; на. фиг, 2 - часть схемы на фиг. 3.(раскрыта структура блока управления),Устройство содержит...

Номер патента: 982093

Опубликовано: 15.12.1982

Авторы: Иванов, Косов, Савельев, Соколов

МПК: G11C 17/00

Метки: запоминающее

...2 адресных токов для выборки соответствующего числа из накопителя 1 и запуск блока 19 задержки, При этом сигналы чтения поступают на первые входы предварительных усилителей 7 считывания и могут иметь разные амплитуды, разную Форму и задержку в зависимости от Фронта, адресного тока и его амплитуды, которые могут изменяться от одного адреса к другому и от изменения внешних условий считывания. Для того, цтобы учесть зти изменения, т.е, учесть время стробирования и уровень дискриминации с второго выхода формирователей 2 адресных токов, адресные токи поступают на вход дифференцирующего элемента 16, импульс с выхода которого соответствующей амплитуды поступает на змиттерный повторитель 17 и далее на дискриминаторы 18 уровня, Причем в...

Номер патента: 982094

Опубликовано: 15.12.1982

Авторы: Лушников, Ноздринов

МПК: G11C 19/00

Метки: буферное, запоминающее

...-4 соответствующегоЯ, Иразряда и к первому входу основных .триггеров В -1 предшествующего разр)-4ряда управляющего регистра. Выходфвентиля 8 подключен к второму входуосновного триггера 1 .Устройство работает следующим образом,На шины 14 и 15 тактовых импульсовпостоянно поступают серии тактовых импульсов ТИ 1 и ТИ 2 соответственно,сдвинутые по Фазе одна относительнодругой, В исходном состоянии с триггера 11 на вентиль 13, с триггера 12 натриггер 11, с триггера 4 на вентиль 5 и с триггера 9 на вентиль 10поступает высокий потенциал. Для записи инФормации на вину 16 поступаетимпульс, который подтверждает .состояние триггера 11 и вместе с первым импульсом ТИ 2 через вентиль 13 переключает триггер 12, который выдает высокий потенциал иа...