Патенты с меткой «запоминающее»

Номер патента: 1285532

Опубликовано: 23.01.1987

Авторы: Бузин, Воскобойников, Вушкарник, Гапонов, Старков

МПК: G11C 11/00

Метки: запоминающее

...записи с помощью счетчиков 1618 адреса. Для этого на управляющийвход 34 подают сигнал разрешения, ана входы выборки кристаллов памятиблоков 4-6 соответствующие сигналывыборки, которые формируются на выходе преобразователя 9. На входе этого преобразователя в порядке возрастания разрядов от младших к старшимустанавливают следующие сигналы:признак несовпадения ПрзНс; нулевойразряд номера опорных точек Ор; первый разряд номера опорных точек 1 р;нулевой разряд регистра 8 Ор Рг 1;первый разряд регистра 8 1 р Рг 1; нулевой потенциал.На выходе преобразователя 9 в порядке возрастания от младших к старшим разрядам формируются сигналы:нулевой разряд управления мультиплексорами Ор МБ; первый разряд управления мультиплексорами. -1 р ИЯ;первый...

Номер патента: 1285534

Опубликовано: 23.01.1987

Авторы: Высочина, Копытов, Солод, Хоменко

МПК: G11C 11/40

Метки: запоминающее, кмдп, транзисторах

...с помощью входов 7 первой группы устройства и входов 14 второй группы устройства ячейке записана такая информация, что при подключении ячейки к разрядным шинам на шине 8 потенциал падает, а на шине 9 - растет. На управляющие входы 12 разрядного коммутатора при этом поступает положительный потенциал, который передает этот потенциал на входы"выходы триггера-защелки, устанавливая на выходе 10 потенциал меньше, чем на выходе 11.Одновременно сигнал с входов первой группы устройства поступает на адресные шины накопителя, на конце которых находится блок 4 ключей. Транзистор блока 4 ключей, соответствующий выбранной адресной шине, от крывается и на выходе формировйтеля 5 импульсов вырабатывается импульс положительной полярности, который,...

Номер патента: 1285536

Опубликовано: 23.01.1987

Авторы: Балиашвили, Федин, Якубович

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...подго- товки осуществляет сброс интегратора15 посредством элемента И 13. Когда 45выходное напряжение интегратора 15 достигает опорного Ц , с выхода компаратора 14 поступает запрещающийсигнал, и сигнал на выходе интегратора П, равен Б. Сигнал, поступающий с первого выхода распределителя12, подключает блок 16 после того,как проинтегрируется отрицательныйсигнал Бз. Таким образом, распределитель 12 обеспечивает перезапись информации с интегратора 15 после каждого цикла подготовки-считывания, Причем частота генератора в распределителе 12 задается больше частотыстартовых импульсов па входе 19.Напряжение Ц определяет нижний преодел изменения запоминаемого напряжения.Экономический эффект от внедрения предлагаемого устройства заключается в...

Номер патента: 1285538

Опубликовано: 23.01.1987

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...счетчик обнуляется и далее продолжает считать, выбирая 1,2 (3-1)-й 50 блоки. памяти. Импульсы с выхода элемента И 7 поступают на блок 17 сравнения, где сравнивается содержимое счетчика 4 и регистра 12, а также на управляющий вход сумматора 15, 55 в котором выполняется поразрядное суммирование по модулю два содержимого одноименных ячеек всех блоков памяти до Ц)-го включительно ДасПостоянное запоминающее устройствос самоконтролем, содержащее нако" питель, адресные входыпервой группы которого подключены к выходу первого регистра, входы которого являются адресными входами первой группы устройства, адресные входы второй группы накопителя подключены к выходам дешифратора, вход которого под ключен к выходу счетчика, установочные входы которого...

Номер патента: 1285539

Опубликовано: 23.01.1987

Авторы: Агибалов, Невский

МПК: G11C 11/00

Метки: запоминающее

...блоков, где определяетза. какой блок должна быть принята записываемая информация, Очевидно, чтоструктура устройства исключает конфликтные обращения к блокам 2. 1-2.4памяти, Результаты предыдущей операции записываются только в один иззапоминающих блоков, не занятых чтением. П р и м е р , Пусть первому адресу чтения соответствует дескриптор Д 1 = 10, второму Д 2 = 1, Полагаем, что в данном такте сигнал на выходе триггера управления записью ТУ = О. Дескрипторы указывают, что первый операнд находится в блоке 2,1, а второй - в блоке 2,4, На выходе дешифратора 11 Формируется управляющий сигнал, определяющий, что запись должна быть произведена в запоминающий блок 2,2. Дескриптор Д 1 обеспечивает прохождение первого адреса чтения через...

Номер патента: 1287229

Опубликовано: 30.01.1987

Автор: Хромов

МПК: G11C 19/00

Метки: буферное, запоминающее

...и группустарших разрядов, Начальные значенияв группы старших разрядов всех счетчиков-регистров 2 и в группу младшихразрядов одного из счетчиков-регист"ров 2 заносятся непосредственно садресных входов 8 и 9 устройства, 35Содержимое групп мпадших разрядовзаписывается с выходов сумматоров 3,на установочных входах О которыхсформированы коды чисел 3, 2 и 1.По сигналам обращения на входе 11 фпроисходит инкрементирование счетчиков-регистров 2, причем последовательный запуск циклов обращения блоков 1 памяти происходит по сигналамс дешифратора 5, которые, пройдя со- ф 5ответствующие элементы И 6, запускают одновибраторы , которые в своюочередь Формируют сигналы обращенияк блокам 1 памяти,Введение сумматоров 3 позволяетодновременно формировать...

Номер патента: 1287233

Опубликовано: 30.01.1987

Авторы: Болдырев, Дубинко, Карпенко, Чельдиев

МПК: G11C 13/06

Метки: выборкой, запоминающее, произвольной

...2 и 3, поляризатор 4, матрицу 5 записи-выборки, анализатор 6, фотоприемник 7 дешифраторы 8 и 9, усилитель 10.20Матрица записи-выборки выполнена в виде двухслойной магнитооптической планки, например, из висмутосодержащего феррит-граната или ортофери 25 та, на подложке иэ, например, галлий-гадолиниевого граната. Внешний слой пленки выполнен из материала, имеющего меньшую величину коэрцитивной силы, чем материал внутреннего слоя. На поверхность пленки нанесена система токоведущих шин (не показаны).Запоминающее устройство работает следующим образом. 35В исходном состоянии все ячейки матрицы записи-выборки намагничены в одном направлении (фиг.2 а.За) .При записи информации в определенные ячейки матрицы 5 записи-выборки 4 О (фиг.1) от...

Номер патента: 1287234

Опубликовано: 30.01.1987

Автор: Романов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...50Возникают ситуации, когда эти емкостные токи, суммируясь в какам-либо трансформаторе, создают помеху,по мощности соизмеримую с сигналамикода "1", что усложняет их подавление,55На выходе выбранного формирователяв блоке 5 при его включении возникает перепад напряжения. Числовой так 1 проходит по выбранному проводу 2, диоду 8, клячу блока 6.В идеальном случае при отсутствии помех нуля на выходе обмотки 10 считывания и входе усилителя 11 сигнал считывания имеет вид, показанный на фиг.Зб (через сердечник 9 проходит противатак, создающий сигналобратной полярности). Однако из-за наличия множества емкостных связей числовых проводов 2, выбранных формирователем выборки блока 5, с ос" тальными числовыми проводами 2 емкостные токи...

Номер патента: 1287235

Опубликовано: 30.01.1987

Автор: Бодня

МПК: G11C 19/00

Метки: буферное, запоминающее

...н единичное состояние, на его инверсном выходе появится лог."0", а на выходе элемента 2 ИНЕ 6 - лог."1", которая разблокирует входы элементов И-НЕ 1 и 2, Буферное запоминающее устройство готово для приема информации. Информация может поступать на входы 5 н импульсном виде, причем при записи единицы кодовый, импульс поступает на вход элемента И-НЕ 2, выход которого связан с Я-входом триггера 3 35 для установки его в единичное состояние, а при записи нуля кодовый импульс поступает на вход элемента И-НЕ 1, выход которого связан с К-входом триггера 3 для установки , 40 его в нулевое состояние. Запись информации н триггер 3 начинается с появлением импульсного сигнала на стробирующем входе 4 и разрешена на всем протяжении этого сигнала. ф...

Номер патента: 1287236

Опубликовано: 30.01.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...накопителя 37 формируется сигнал "Буфер заполнен", который поступает на выход 20 устройства.При поступлении запроса на чтение данных по входу 17 устройства он проходит элемент ИЛИ 9 и устанавливает в единичное состояние триггер 42 блока 6 приоритета. По положительному фронту сигнала на втором выходе генератора 40 тактовых импульсов устанавливается в единичное состояние триггер 44 блока 6 приоритета, выходной сигнал которого поступает на вход блока 4 Формирования адреса и вход блока 11 синхронизации. В это время к адресным входам накопителя 37 через коммутатор 24 подключены выходы счетчика 26 20 25 30 35 40 45 50 55 адреса чтения и производится чтениеданных из накопителя 37. Считанныеиз накопителя 37 данные поступаютчерез...

Номер патента: 1287237

Опубликовано: 30.01.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...на элемен те 38 задержки, поступает на входы элементов И 47 и 48, на которых проверяется выполнение условия окончания передачи блока данных. Счет передан- ных данных в блоке осуществляется 50 счетчиком 14, которыйизменяет свое состояние по заднему фронту сигнала на выходе элемента ИЛИ 33. Дешифратор 11 выделяет соответствующие состояния счетчика 14, которые срав ниваются с заданными на второй группе выходов регистра 9. Сравнение производится на элементе И-ИЛИ 16. В случае передачи требуемого объема вблоке данных на выходе элементаИ-ИЛИ 16 присутствует высокий уровень сигнала. В противном случае высокий уровень сигнала на выходе элемента НЕ 43 разрешит прохождение сигнала с элемента 38 задержки черезэлемент И 48 на вход элемента ИЛИ 33и...

Номер патента: 1287238

Опубликовано: 30.01.1987

Авторы: Ефремов, Калюжный, Панов

МПК: G11C 19/00

Метки: буферное, запоминающее

...информации из накопителя блоком 14 вырабатывается на выходе 57 блока 14 импульс +1 АС 4, поступающий на вход 56 счетчика 8 и увеличивающий его значение на единицу. Выходы регистров 15 объединяются, поэтому выход 55 будет состоять из восьми шин.Подключение регистров 15 к входам- выходам осуществляется под действием распределителя 18, который выдает данСчетчик 7 увеличивает свое значение на единицу под действием сигнала (+1 АЗП), поступающего с блока 14. Изменение счетчика 7 происходит одновременно с выдачей адреса регистрами 4 адреса записи чисел. Переписывание адреса счетчиков 7 в регистры 4 происходит в промежутке времени, соответствующем записи информа. ции в накопительВ режиме считывания при наличии сигнала СЧ, вырабатываемого...

Номер патента: 1287239

Опубликовано: 30.01.1987

Авторы: Андреев, Бохонко, Дубицкий, Калынюк, Саганенко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...усилитель 1, переключатель 2 тока, инвертор 3 тока, интегратор 4 и ограничительный. элемент на резисторе 5.Аналоговое запоминающее устройство работает следующим образом.В режиме выборки переключатель 2 тока находится в положении, при котором вход переключателя соединен с его первым выходом, как это показано на чертеже, Напряжение с выхода устройства поступает на неинвертирующий вход дифференциального усилите,ля 1 через резистор 5, причем падение напряжения на резисторе 5 практически равно нулю, поскольку выходной ток инвертора 3 тока в режиме выборки равен нулю, а вход усилителя 1 является высокоомным. В результате действия отрицательной обратной связи напряжение на выходе интегратора 4 отслеживает напряжение нвходе устройства с...

Номер патента: 1287240

Опубликовано: 30.01.1987

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...его содержимое черев мультиплексоры 14 и 2 поступает на выход 20).При операции ".Блокировка коррекции" в регистр 9 выполняется запись первого бита, после чего отменяется коррекция одиночных ошибок в блоке 4. В последующих операциях "Чтение памяти" нескорректированная информаЦия с выхода блока 1 памяти через регистр 8 и мультиплексор 12 выдается на выход 20 устройств, что необ- хОДИМО Для локализации ОДиночных Ошибок при ремонте устройства.В этом режиме признак одиночной ошибки выдается на выход 19 устройства. При операции маскирования ошибкив блок 9 записывается 0 битов, послечего блок 4 отменяет выдачу сигналаошибка на выход 19. 6Операции защиты выполняются следующим образом.Если в регистр 9, кроме первогои второго битов, записаны...

Номер патента: 1288756

Опубликовано: 07.02.1987

Авторы: Высочина, Копытов, Солод, Хоменко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...основной памяти,Таким образом, каждая строка в накопителе 5 отвечает за 2 строк в основной матрице и указывает адресбрака этой группы строк, Для запоминания адреса брака используется одна перемычка 7 в накопителе 5,Для записи адреса неисправнойячейки основного накопителя на входыпервой и второй групп подается адресэтой ячейки, а на вход записи - высокое напряжение, При этом пережигается перемычка 7 накопителя 5, соответствующая тесту неисправности в основ. ном накопителе. После пережига перемычек 7 схема памяти готова к работе.При смене на входах первой и второй групп устройства адреса Формирователь 1 открывает элемент 9 разряда, разряжая выходную шину 14 до Произв.-полигр. пр-тие, г,нуля. Если на входах устанавливаетсяадрес исправной...

Номер патента: 1288757

Опубликовано: 07.02.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...И 6, Сигнал с первого выхода блока 12 приоритетов задерживается элементом 13 задержки и поступает на вход Формирователя 11 импульсов, который по переднему фРонту задер жанного сигнала формирует стробирующий импульс, подаваемый на другие входы элементов И 6. На выходах элементов И 6, на одних входах которых 5.7 4присутствует сигнал логической " 1", формируются импульсы, которые увеличивают по своему заднему фронту со-. держимое соответствующих счетчиков 7 слов и поступают на входы элемента ИЛИ 8. Сигнал с выхода элемента ИЛИ 8 осуществляет запись информационного слова в накопитель 1 и по заднему фронту модифицирует счетчик 16 адресов записи.При поступлении на вход устройства следующих информационных слов процесс повторяется. Таким...

Номер патента: 1288758

Опубликовано: 07.02.1987

Автор: Иванов

МПК: G11C 29/00

Метки: запоминающее, информации, контролем

...элемента 7 задержки устанавливает регистры 17 в состояние 0000. Единичное состояние триггера 24 определяет режим считывания содержимого ячеек блока 1 памяти.По заднему фронту сигнала с выхода генератора 18 триггер 25 уста-, навливается в состояние "1", после чего с выхода элемента И 19 начинают поступать импульсы считывания, которые, пройдя через элемент. 2 И-ИЛИ 20 на вход формирователя 26, вызывают появление на выходе последнего сигналов, осуществляющих считывание содержимого ячеек блока 1 памяти поадресам, определяемым состояниемсчетчика 21.1288758 Запоминающее устройство с контролем информации, содержащее блок памяти, блок управпения и сигнатурный анализатор, причем информационные входы и тактовый вход устройства соединены...

Номер патента: 1288759

Опубликовано: 07.02.1987

Автор: Протасеня

МПК: G11C 29/00

Метки: запоминающее

...селектор 13 (на всех управляющихвходах селекторов 13 присутствует ккод логического нуля) поступает навыход 9. На всех выходах 9 в этомслучае появляются одинаковые информационные слова.Функционирование блока 16 и блоков 15 аналогично функционированиюблока 14.После появления импульса на тактовом выходе накопителя 11 на выходах 6 появляются уровни логического нуля, разрешая запись в накопители 11 следующей серии информационных слов. Если по какому-либоиз входов 1 начинают поступать систематические или случайные ошибки водном и том же информационном словеразных серий или если это информационное слово в разных сериях систематически, случайно запаздываетсвыше заранее заложенной в накопителе 11 допустимой величины, то 45прием информации по...

Номер патента: 1290418

Опубликовано: 15.02.1987

Авторы: Березин, Онищенко, Сушко

МПК: G11C 11/00

Метки: автономным, динамическое, запоминающее, контролем

...элементом памяти накопителя 1), т,е. на выходах блока 15 декодирования присутствует ненулевая комбинация сигналов, текущий адрес слова запоминается в признаковой части блока 2 ассоциативной памяти. Занесение адресов дефектных элементов памяти вблок 2 ассоциативной памяти разрешается сигналом с элемента И 12 только в режиме самстестирования. В режиме внешних обращений совпадение внешнего адреса 21 и адреса, хранимого в признаковой части блока 2 ассоциативной памяти, инициирует запись (в режиме внешней записи) или считывание (в режиме внешнего считывания) из числовой части блока 2 ассоциативной памяти соответствующих информационных и контрольных разрядов, Управляющий выход блока 2 ассоциативной памяти используется для регистрации...

Номер патента: 1290419

Опубликовано: 15.02.1987

Автор: Эннс

МПК: G11C 11/00

Метки: запоминающее, коррекцией, ошибок

...разрядов сумме весов информационных разрядов, взятой по модулю заданного числа. Если суммы весов единичных информационных и проверочных разрядов равны, то на выходе 6 одного из блоков 3 взвешивания кодов появляется " 1", которая свидетельствует об ошибке символа. Эта "1" проходит через элемент ИЛИ 4 на блок 2 коррекции, в котором соответствующий разряд инвертируется.Блок 3 взвешивания кодов может бытьвыполнен по-разному, например, в его основе может лежать применение стандартных компграторов напряжения, ко входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, выполненный на основе двух ЭСЛ-элементов. В случае малого числа входов номиналы резисторов, подключенных к входам...

Номер патента: 1290420

Опубликовано: 15.02.1987

Автор: Эннс

МПК: G11C 11/00

Метки: запоминающее, коррекцией, ошибок

...Ошибка в разряде слова в этом случае определяется, если на входы 7 элемента И 9 поступают единицы со всех групп блоков взвешивания кодов , проверяющих правильность данного разряда.Блок 3 взвешивания кодов может быть выполнен по-разному, например в его основе может лежать применение стандартных компараторов напряжения, к входам которых подсоединяются суммирующие цепи резистивных элементов.На фиг.2 изображен блок взвешивания кодов, вьь 1 олненный на основе двух ЭСЛ-элементов, В случае малого числа входов номиналы резисторов, подклю - ченных к входам 5 блоков взвешивания кодов, могут быть выбраны обратно пропорциональными весам соответствующих разрядов. На базы транзисторов 11 и 11 подаются сигналы проверочных разрядов, а на базы...

Номер патента: 1290423

Опубликовано: 15.02.1987

Автор: Тюрин

МПК: G11C 19/00

Метки: буферное, запоминающее

...информацию, о чем свидетельствует наличие высокого потенциагла на выходе блока 8 и, соответственно, на выходе триггера 41. Управляющий импульс с выхода элемента И 39проходит через элемент ИЛИ 33 и поступает на вход блока 8 вывода данныхдля стробирования считываемой из накопителя 6 информации. Импульс с выхода элемента И 37, пройдя через открытый элемент И 27 и элемент ИЛИ 23, 15поступает на вход счетчика 5 адресови автоматически наращивает его содержимое на единицу, Режим считыванияпродолжается до тех пор, пока невозобновится режим записи, либо не 20появится низкий потенциал на выходеблока 8 вывода данных, либо не переключится режим работы буферного запоминающего устройства при режимесчитывания информации. 25Если на вход 1 буферного...

Номер патента: 1290426

Опубликовано: 15.02.1987

Авторы: Кобозева, Овчинников, Сборовский, Урусов, Усков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...115), который переключается в состояние контроля правильности выбора ячейки.из блока 1, т.е. производит контроль соответствия корректирующего кода адреса, 35 записанного в. ячейке (в группе разрядов 5 регистра 2) адресу, заданному на входе 18.Блок 14 анализирует сигнал с выхода блока 7 (блок 116). При наличии 40 ошибки (содержимое группы 5 не соот" ветствует адресу.на входе 18) блок" 14 выставляет на одном иэ выходов 19 признак "Ошибка адреса" (блок 120) и переходит к выполнению блоха 17 45 алгоритма.При отсутствии ошибки (выборка данных произведена из заданнойячей"ки блока 1) блок 14 подает управляющий сигнал на блок 7 (блок 117), 50который переключается в состояниеконтроля данных (производит контрольсоответствия данных в группе 3...

Номер патента: 1290564

Опубликовано: 15.02.1987

Авторы: Скобелев, Хаимов

МПК: H04N 5/78, H04N 5/92

Метки: видеомагнитофона, воспроизводимых, запоминающее, сигналов, телевизионных, цифровое

...этом воспроизк к Лаводимый строчный импульс фазируется 5 Ю 15 20 25 30 35 40 45 50 55 во втором формирователе 11 строчных синхроимпульсов опорной тактовой аоследовательностью импульсов, поступающей из второго формирователя 24 тактовых импульсов, а вспомогательный счетчик, находящийся во втором формирователе 12 начала счета сточных синхроимпульсов для осуществления средней задержки начала считывания,. помимо числа опорных тактовых импульсов, укладывающихся от момента О до начала активной строки, отсчитывает и.число импульсов, адекватных половине информационной емкости первого блока 1 памяти в каждом из ш параллельных каналов. Такое решение обеспечивает коррекцию длительности активной строки при отклонении воспроизводимой тактовой частоты...

Номер патента: 1293759

Опубликовано: 28.02.1987

Авторы: Молчанов, Ставцев

МПК: G11C 11/4093, G11C 19/00, G11C 8/00 ...

Метки: буферное, запоминающее

...входами выбора соответствующих микросхем памяти. Второй счет чик 3 адреса и дешифратор 4 могут быть20 реализованы в виде одной микросхемы К 176 ИЕ 8.Буферное запоминающее устройство работает следующим образом.Режим работы устройства (запись или 25 считывание) определяется сигналом на входе 10 записи. Устройство начинает работать после подачи сигнала на вход 9 начальной установки, которым счетчики 2 и 3 адреса устанавливаются в исходное состояние. Тактовыми сигналами на входе 8 изменяется состояние счетчика 2 адреса, однако обращения к накопителю не производятся, поскольку ни один из выходов дешифратора 4, подключенных к входам элементов И-НЕ, не возбужден. Обращения к накопителю начинаются после появления сигнала на (К+ 1)-ом...

Номер патента: 1293760

Опубликовано: 28.02.1987

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее

...формируется на выходе элемента ИЛИ 12.В режиме считывания информация с элементов 1 памяти поступает на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй 8 группы, на вторые входы которых из элемента 2 памяти поступает сигнал, который при наличии в слове дефектного элемента 1 памяти инвертирует считанную информацию и тем самым исправляет сигнал с дефектного 5 10 15 20 25 Зо 35 40 45 50 55 элемента 1 памяти, так как он не инвертируется при записи из-за неисправности элемента 1 памяти. При наличии в элементе 1 памяти дефекта, приводящего к замыканию адресного входа элемента 1 памяти на шину нулевого потенциала или подложку, выходит из строя только один элемент 1 памяти. Остальные элементы 1 и 2 памяти, подключенные к данной словарной шине 13,...

Номер патента: 1295446

Опубликовано: 07.03.1987

Авторы: Брагин, Тенк, Ткаченко

МПК: G11C 11/00

Метки: запоминающее, оперативное, полупроводниковое

...разряда, формируется на выходе элемента ИЛИ 23, на выходы которого подаются сигналы "Разрешение записи" с входа 8 и "Разрешение повторной записи" с выхода второго элемента 21 задержки через элемент И 22,В режиме считывания дешифратор 3, как и в режиме записи, возбуждает одну из адресных шин, отпирая адресные транзисторы в соответствующих ячейках 1 памяти и ячейке 2 памяти контрольного разряда. Считываемая из ячеек 1 памяти информация через соответствующие усилители 24 считывания поступает на входы элементов 15, на управляющие входы которых из ячейки 2 памяти контрольного разряда через усилитель 25 считывания контрольного разряда и формирователь 14 контрольного разряда поступает сигнал, который при наличии в слове дефектной ячейки...

Номер патента: 1295447

Опубликовано: 07.03.1987

Авторы: Науман, Служеникин, Филатов

МПК: G11C 11/14

Метки: запоминающее

...последовательное продвижение доменов в регистраххранения накопителя 1 с целью установки их в исходное состояние. Приэтом из блока 14 в регистр 12 осуществляется занесение кода, соответствующего размеру регистра хранения воборотах поля. Этот код сравниваетсяс содержимым счетчика 1 О. В момент25совпадения кодов на элементе 15 формируется сигнал, который останавливает генератор 16, При этом накопитель 1 установлен в исходное состояние и он готов к следующему обращению.В режиме "Запись" с шин 8 осуществляется прием информации от внешнихустройств в регистр 5. С шин 13 врегистр 12 осуществляется занесениекода адреса страницы. 35Перед записью новых данных старыеданные следует удалить путем Разрушающего считывания. Поэтому...

Номер патента: 1295451

Опубликовано: 07.03.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...относительно сигнала на выходе 36 блока 11 синхронизации.Сигнал на выходе 34 блока 11 синхронизации является сигналом сопровождения информации, в данном случае01111011,.присутствующей на информационных выходах 4 устройства, Таким образом приемнику выдается первое слово данных. Единичный уровеньсигнала триггера 16 и условие К 3=1(высокий уровень сигнала на входе 32блока 11 синхронизации) приводят ксрабатыванию элемента И-ИЛИ-НЕ 21,выходной сигнал которого устанавливает триггер 15, а затем и триггер16 в нулевое состояние. При этомна выходе элемента И 22 появляетсявысокий уровень сигнала, так какусловие К=1 (высокий уровень сигнала на входе 30 блока 11 синхронизации), по которому формирователь 20формирует сигнал, поступающий...

Номер патента: 1295453

Опубликовано: 07.03.1987

Авторы: Михнев, Счисленок

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...минус-насыщение, соответствует локальному максимуму ц , Режим хранения продолжается до тех пор, пока входной сигнал, имеющий несколько локальных максимумов, вновь не начнет возрастать.Когда уровень Цпревышает напряжение на конденсаторе 4, компаратор 501 переходит в состояние плюс-насыщения и входной сигнал П опять начинает отслеживаться. Последний пере"ход компаратора 1 из плюс"насьпценияв минус-насьпцение происходит тогда, 55когда сигнал 11перейдет через свойабсолютный максимум, так как напряжение на конденсаторе 4 уже все время больше, чем напряжение Б . По 53 гкаждому переходу компаратора 1 иэсостояния плюс-насыщения в состояниеминус-насыщение одновибратор 8 фороЕмирует строб"импульс Б поступающий на управляющий вход блока 9, который...