Патенты с меткой «запоминающее»

Номер патента: 1157573

Опубликовано: 23.05.1985

Автор: Плеханов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...коэффициента передачи токового инвертора, связанной с изменением питающего напряжения, а значит и к соответствующему смещению статической характеристики передачи устройства и к его большой погрешности.Целью изобретения является повышение точности устройства.40 дит уменьшение тока канала транзистора повторителя 3. При этом падают базовые 45 50 5 10 15 20 25 30 35 Поставленная цель достигается тем, что в аналоговое запоминающее устройство введен истоковый повторитель, первый вход которого соединен с первым входом токового инвертора, второй вход истокового повторителя соединен с выходом токового инвертора, а выход - с третьим входом токового инвертора.На чертеже, изображена функциональная схема предлагаемого устройства.Устройство...

Номер патента: 1157574

Опубликовано: 23.05.1985

Авторы: Варлыгин, Лапшин, Меер, Нестеров, Саганенко, Соха, Тийкмаа, Яковлев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...запоминающего устройства.На фиг. 1 приведена функциональная схема устройства; на фиг. 2 - пример выполнения первого и второго дифференциальных усилителей,Аналоговое запоминающее устройство содержит дифференциальные усилители 1 и 2, ключи 3 и 4, конденсаторы 5 и 6, резистивные делители 7 - 9 напряжения, инвертирующий повторитель 10 напряжения. Дифференциальные усилители 1 и 2 содержат транзисторы 11 - 24, источники 25 - 28 тока, резисторы 29 - 31.В режиме выборки на вход резистивного делителя 7 напряжения поступает входное напряжение устройства, на вход резистивного делителя 8 напряжения - напряжение, равное по величине входному, но обратной полярности. При зам кнуты х ключ ах 3 и 4 дифференциальный усилитель 1, охваченный обратными...

Номер патента: 1157575

Опубликовано: 23.05.1985

Авторы: Колесник, Масленников

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...два, другой вход которого соединен с выходом элемента И и одним входом счетчика, другой вход которого подключен к адресному входу устройства, выход счетчика подключен к входу дешифратора, выходы которого подключены к другим входам накопителя.На фиг. 1 представлена структурная схема запоминающего устройства с самоконтролем; на фиг. 2 - поразрядный хранящий сумматор по модулю два,Устройство содержит накопитель 1, разделенный на (т+ 1) блоков 2 памяти, т из которых предназначены для хранения рабочей информации совместно с контрольными разрядами, необходимыми для обнаружения факта отказа, а (гп+1) -й блок 2 памяти предназначен для хранения контрольной информации, представляющей собой поразрядную сумму по модулю два слов, хранящихся по...

Номер патента: 1159067

Опубликовано: 30.05.1985

Авторы: Дичка, Корнейчук, Юрчишин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Образованному иэ младших разрядов адреса ячейки первого накопителя 1, записывают старшие разряды адреса ячейки, в которой необходимо осуществить подмену, а в четвертый 6 накопитель аналогичным образом записывают номер подменяемого слога в слове. Другими словами, в третьем накопителе 5 хранятся коды номеров блоков, в четвертом 6 накопителе - номера слогов (каждое слово состоит иэ слогов с номерами От О до ( в , - 1)-го, содержащих дефекты.Обращение ко всем четырем накопителям произгзодитсл Одновременно. При чтении информации иэ дефектной ячейки первого накопителя 1 номср слога, считанный из четвертого 6 накопителя дешифрируется дешифратором 8 и если старшие разряды адреса ячейки первого накопителя совпадают с кодом, считанным иэ...

Номер патента: 1161990

Опубликовано: 15.06.1985

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...на Фиг.4 - блок формирователей четности; на фиг.5 - первый преобразователь кодов, элемент ИЛИ, первый и второй дешифраторы; на фиг.6 - таблицы состояний дешифраторов; на фиг.7 - структурнаг схема коммутатора," на фиг.8 - таблица истинности второгопреобразователя,Устройство содержит см.фиг.1)накопитель 1, состоящий из многоразрядных блоков 2 памяти, входыпервой группы накопителя 1 соединены с входами первого блока 3 формирователей контрольных разрядов по 10нечетному модулю и входами первогоблока 4 формирователей четности иявляются числовыми входами 5 устройства, выхоцы первого блока 3 формирователей контрольных разрядов понечетному модулю и выходы первого 15блока 4 формирователей четностисоединены соответственно с входами 6 и 7...

Номер патента: 1161994

Опубликовано: 15.06.1985

Авторы: Горшков, Малецкий

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...коррекции, вторые входы элементов ИЛИ первой группы подключены к выходам второго коммутатора, входы которого соединены с одними из выходов ассоциативного накопителя, другие входы и выходы которого подключены соответственно к выходам формирователя адресных сигналов ик входам дешифраторов, выходы которых соединены с управляющими входами первого и второго коммутаторов и входами элементов ИЛИ третьей группы, выходы которых подключены к входам элементов НЕ,На чертеже представлена функциональная схема предложенного устрой-. 10 ства,Устройство содержит адресныевходы 1, формирователь 2 адресныхсигналов, адресный накопитель 3, входной регистр 4, блок 5 кодирования.На чертеже обозначены информационныевходы 6 устройства. 15Устройство содержит...

Номер патента: 1163357

Опубликовано: 23.06.1985

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 9/00

Метки: буферное, запоминающее

...к второму входу триггера 19 выход второго триггера 7. Так как вданный момент второй триггер 7 находится в нулевом состоянии, то триг"гер 19 не изменяет своего состояния,т,е. остается в единичном состоянии.Выходной сигнал формирователя 20задерживается на элементе 18 задержки и поступает на вход стробирования дешифратора 5, после чего сигнална первом. выходе дешифратора 5 устанавливает в единичное состояние второй триггер 7.Высокий уровень сигнала на выходевторого триггера 7 подает через ключ:9 питающее напряжение на второй блок,памяти, Время задержки элемента 18задержки превышает. длительность сигналана выходе формирователя 20. Длительность сигнала на шине 11 синхронизации записи выбирается большей суммы длительности сигнала на...

Номер патента: 1163358

Опубликовано: 23.06.1985

Авторы: Богданов, Лупиков, Спиваков

МПК: G06F 13/00

Метки: буферное, запоминающее

...пересечении выходов 18 с номером строки ивхода 16 с номером столбца, при этом номера и К связывает зависимостьи - 1 - (1+1), если +1(и - 1К:2 и - 1 - (1+1), если +1)и - 1. Модуль счета счетчиков 7 и 8 равен количеству слов по числу информационных каналов, размещаемых в одной ячейке блока 1 памяти. Входы 17 матрицы 14 подключены к выходам дешифратора 13 в порядке возрастания номеров, причем подключается к дешифратору каждый р-й вход 17, начиная с нулевого. Входы дешифратора, 3 подключены к выходам элементов И-ИЛИ первой группы 9 и к третьему управляющему входу 6 задания режима соответственно. Информационные входы 16 матрицы 14 подключены к выходам элементов И-ИЛИ второй группы 10,Устройство работает следующим образом.Перед началом работы...

Номер патента: 1163359

Опубликовано: 23.06.1985

Автор: Зинин

МПК: G11C 9/00

Метки: буферное, запоминающее

...началом работы счетчики 3 и 4 и триггер 6 устанавливаются в нулевое состояние (цепь начальной установки не показана). В режиме записи информация на вход устройства поступает в виде слов, содержащих идентификатор (номер канала) и параметр. На входы элемента И 7 поступает часть входного слова, содержащая идентификатор. На выходе элемента И 7 формируется сигнал высокого уровня, если код идентификатора входного слова соответствует временной информации, и низкого уровня, если код идентификатора соответствует измерительной информации. Выход элемента И 7 воздействует на информационный вход 0-триггера 6 и на первый вход элемента И 5.В режиме записи информации на шине 8 синхронизации записи устанавливается сигнал высокого уровня, который,...

Номер патента: 1163360

Опубликовано: 23.06.1985

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 9/00

Метки: буферное, запоминающее

...8 установлены в единичное состояние, счетчик 3,счетчики 4 и 6 обнулены (цепи установки не показаны).Принадлежность слова к соответствующему информационному каналу определяется по коду группы нескольких разрядов слова. Информационное слово поступает на входы накопителя 1 в сопровождении сигнала на входе 12. Формируемый на первом выходе блока 5 приоритетов сигнал поступает на входы опроса селекторов 10. Если слово этого информационного канала подлежит выдаче в соответствующие блоки обработки, на выходах соответствующих селекторов 10 формируются сигналы, поступающие на первые суммирующие входы соответствующих счетчиков 6 слов и входы элемента ИЛИ 11.Сигнал с выхода элемента ИЛИ 11 обеспечивает подключение счетчика 3 адреса записи к...

Номер патента: 1163361

Опубликовано: 23.06.1985

Авторы: Асцатуров, Безруков, Волкова, Чалайдюк

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...для использования, Нулевое значение бита деградации разрешает использование соответствующего блока буферной памяти 3.Регистр, слова 5 предназначен для приема и хранения информации, считанной из дополнительной памяти 4; разрядность 1. битов.Регистр поиска 6 предназначен для фиксации результата ассоциативного поиска в основной памяти 2, разрядность - 1. битов.Блок 7 контроля предназначен для организации контроля правильности работы буферной памяти 3 и основной памяти 2.В случае организации контроля по паритету выходной информации из буферной памяти 3 и основной памяти 2 блок 7 контроля (фиг. 3) содержит две группы 20 и 21 сумматоров по модулю два, две группы 22 и 23 элементов И и элемент И 24. Входы сумматоров по модулю два первой...

Номер патента: 1164788

Опубликовано: 30.06.1985

Авторы: Алимбек, Бажанов, Бархоткин, Вернер, Дубицкий, Козырь, Мутовкин, Потелов, Преснухин, Савченко, Швецкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройст-,. 50 ва Г 2.Недостатком известного устройства является его сложность. Наличие внем двух ключей напряжения, помимо первого, ключа, который является клю чом тока, приводит , кроме того, к необходимости увеличения времени выборки при работе с высокоомными 788источниками входного сигнала, поскольку паразитный зарядпроникающий из цепи управления второго ключа на вход повторителя напряжения, рассасывается с большой постоянной времени.Цель изобретения - упрощение аналогового запоминающего устройства,Поставленная цель достигается тем, что в аналоговом запоминающем устройстве, содержащем накопительный элемент на конденсаторе, одна обкладка которого соединена с входом ключа и первым инвертирующим входом...

Номер патента: 1164789

Опубликовано: 30.06.1985

Авторы: Андреева, Бородин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...сигналов, другие входы которого подключены к выходам первого шифратора, входы которого соединены с выходами первого дешифратора, причем третья входы элементов И-ИЛИ подключены к выходам второго регистра, а выходы " к .входам первого .регистра, выходы второго дешифратора соединены с управляющими входами третьего и четвертого регистров соответственно, выходы элементов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами - другой выход первого накопителя микрокоманд,. выходы четвертого и пятого...

Номер патента: 1164790

Опубликовано: 30.06.1985

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...НЕ, выход которого подключен к второму входу второго элемента И, выход первого элемента НЕ соединен с вторыми входами первого и пятого элементов И, третьи входы второго, третьего и пятого элементов И соединено с входом третьего элемен 5 1 164та НЕ и являются третьим входом блока, четвертым и пятым входами которого являются второй и третий входыэлемента ИЛИ, выход которого соедийен с первым входом второго триггера,вторые входы триггеров обьединены иявляются шестым входом блока, выходтретьего элемента НЕ подключен ктретьим входам первого и четвертогоэлементов И, второй выход элемента 0задержки соединен с третьим входомвторого триггера, четвертый, пятМйи шестой входы которого подключенысоответственно к выходам второго,четвертого и...

Номер патента: 1164791

Опубликовано: 30.06.1985

Авторы: Вилесов, Рымина

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с четвертым сумматором 11 помодулю два и счетчиком 1 2, входы 1314 являются управляющими входами 25устройства.Устройство работает следующим образом,ЗОВ исходном состоянии регистры 2-4, а также счетчик 12 обнулены. В режиме записи массива информации код адреса и код записываемого слова подаются соответственно на входы адрес-З ного регистра 3 и на входы регистра 2 слова. Одновременно код адреса и код записываемого слова подаются соответственно на первый сумматор 8 по модулю два и через элементы ИЛИ 40 группы 5 - на второй сумматор 6 по модулю два, которые вырабатывают би-, ты четности адреса и записываемого слова. Биты четности объединяются третьим сумматором 7 по модулю два 45, в результирующий бит. С управляющего входа 14 на вход второго...

Номер патента: 1166177

Опубликовано: 07.07.1985

Авторы: Кравцов, Милославский

МПК: G11C 11/00

Метки: динамическое, запоминающее

...поступает на адресные входы устройства.Период времени регенерации информации в накопителе 16 (режим РЕГЕНЕРА 45 50 55 В режиме ОБРАЩЕНИЕ сигнал записиили чтения поступает на вход записи-чтенияустройства, сигнал запроса на обращение -на вход запроса на обращение устройства,а адрес - на первую и вторую младшие,среднюю и старшую группы адресных входов устройства. При этом во время записина группу информационных входов устройства поступает информация для записи внакопителе 16, а во время считывания наинформационные входы устройства поступает информация из накопителя 16,Работа устройства в режимах ОБРАЩЕНИЕ и РЕГЕНЕРАЦИЯ синхронизируетсяс помощью синхроимпульсов, поступающихна соответствующий вход устройства. Всеуправляющие сигналы поступают...

Номер патента: 1167655

Опубликовано: 15.07.1985

Авторы: Георгиев, Крупский, Левин

МПК: G11C 11/00

Метки: выборкой, доступом, запоминающее, массива, одновременной, переменного, произвольным, слов

...входом устройства, входы первого формирователя сигналов обращения подключены к выходам дешифраторов и третьего блока сравнения, третий, четвертый и пятый входы второго формирователя сигналов обращения соединены соответственно с выходами первого, второго и третьего блоков сравнения.На чертеже изображена функциональная схема запоминаюшего устройства с произвольным доступом и одновременной выборкой переменного массива слов.Устройство содержит блоки 1 памяти (на чертеже показан один блок памяти), каждый из которых содержит накопители 2, имеющие адресные входы 3 и входы 4 разрешения обращения. Блок 1 памяти имеет первый 5 и второй 6 адресные входы, являюшиеся адресными входами устройства. Каждый блок 1 памяти содержит коммутаторы 7 с...

Номер патента: 1167659

Опубликовано: 15.07.1985

Авторы: Белалов, Забуранный, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...по 1 единице, Таким образом, количество единиц в кодовой комбинации всегда нечетно. При четном количестве единиц в кодовой комбинации будет иметь место двойная либо большей кратности ошибка. Причем кодовые комбинации выбраны таким образом, чтобы при формировании каждого контрольного разряда участвовали не более восьми информационных разрядов и формирование контрольных разрядов производилось параллельно независимо друг от друга, что позволяет обеспечить максимальное быстродействие при формировании контрольных разрядов.Сформированные контрольные разряды передаются на запись в блок 1 памяти через коммутатор 5 контрольных разрядов при наличии сигнала разрешения от блока 3. По сигналам управления, поступающим от блока 4 управления,...

Номер патента: 1169018

Опубликовано: 23.07.1985

Автор: Протасеня

МПК: G11C 9/00

Метки: буферное, запоминающее

...передний фронт которого совпадает с передним фронтом соответствующего этому выходу импульса пачки, 10а задний фронт совпадает с передним фронтом следующего импульса этой пачки и одновременно с передним фронтом прямоугольного импульса на следующем (слева направо) выходе этого же распределителя 4.Таким образом, с поступлением пачкиимпульсов на каждом слева направо выходе распределителя 4 поочередно появляется один импульс с длительностью, равной расстоянию между соседними импульсами пачкипо заднему фронту последнего импульса этой же пачки импульсов распределитель 4 устанавливается в исходное положение, при котором на всех его выходах отсутствуют сигналы.Формирователь 7 по переднему фронтусигнала сброса формирует одиночный импульс,...

Номер патента: 1169023

Опубликовано: 23.07.1985

Автор: Жуков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...21 и вертикальном 16 входах соответственно и совместно с элеменго. 1 25 и мультиплексором 23 осушествллкгг цодклк 1 чецие к выходам 24 вьходов блока 20 памяти либо сигналов логической . При этом выходы блока 20 памяти подключены к выходам накопителя лишь в том случае, если или по горизонтальному входу 2, Или по вертикальному входу 16 ш нр,шел код запрета выборки.Л с 11 ц 11 ативное запоминающее устройство работает следую 1 цим образом.Перед началом работы на вхолах 5 блоков 3 усганавливают колы букв, составляюццх 111 исковь 1 Й ключ, при этом каждому блоку 3 соответствует буква в опрелелен. цой 1;сзинин слова. Если поисковый образ це содержит буквы в данной позиции слова, то ца входе 5 соответствующего данной И 1 зпции слова блока 3...

Номер патента: 1169025

Опубликовано: 23.07.1985

Автор: Гаврилов

МПК: G11C 29/00

Метки: запоминающее, магнитное, самоконтролем

...к вычислительной технике и может быть использовано в запоминающих устройствах на магнитных запоминающих элементах со считыванием без разрушения информации.Целью изобретения является повышение быстродействия устройства,На чертеже приведена структурная схема предлагаемого устройства.Магнитное запоминающее устройство с самоконтролем содержит блок 1 памяти регистр 2 числа, первый 3 и второй 4 мул ьтиплексоры, блок 5 контроля, элемент 6 задержки, вход 7 и выход 8.Устройство работает следующим образом.В режиме считывания информации из блока 1 памяти на регистр 2 числа поступают последовательно прямой и инверсный коды числа, полученные в результате усиления двух полуволн сигнала, считанного с магнитного накопителя. С входа 7 через...

Номер патента: 1171848

Опубликовано: 07.08.1985

Авторы: Ботвиник, Еремин, Черняк

МПК: G11C 8/00

Метки: запоминающее

...к базе и коллекторувторого и-р-и-транзистора 7, эмиттер и коллектор первого п-р-п-транзистора 6 подключены соответственно к базе р-п-р-транзистора 8 и к шине питающего напряжения, дополнительный эмиттер второго р-и-р-транзистора 7 подключен к опорной шине 3,Запоминающее устройство работает следующим образом. 30 При повышении напряжения на словарной шине 2 выше уровня невыбранной строки через открытое плечо элемента 1 памяти протекает ток заряда емкости опорной шины 3, что приводит к росту напряжения на ней и быстрому включению р-и-ртранзистора 8 и и-р-п-транзистора 7 за счет наличия цепи положительной обратной связи (база транзистора 8 соединена с коллектором транзистора 7, а коллектор тран зистора 7 соединен с базой...

Номер патента: 1171849

Опубликовано: 07.08.1985

Авторы: Ботвиник, Еремин, Сахаров

МПК: G11C 8/00

Метки: запоминающее

...шиной 3, а вторые - с шиной нулевого потенциала. Формирователь строки содержит п-р-и-транзистор 6, коллектор которого соединен с шиной питания, эмиттер - со словарной шиной 2, а база является адресным входом устройства, и резистор 7, один вывод которого соединен с базой, а другой - с коллектором п-р-и-транзистора 6. Устройство содержит блок шунтирования, который состоит из двух и-р-и-транзисторов 8 и 9, причем коллектор первого и-р-и-транзистора 8 подключен к шине питания, а эмиттер - к опорной шине 3 и эмиттерам второго и-р-п-транзистора 9, база транзистора 8 и коллектор и база транзистора 9 блока шунтирования подключены к дополнительному эмиттеру п-р-и-транзистора 6 формирователя строки. Запоминающее устройство работает следующим...

Номер патента: 1171852

Опубликовано: 07.08.1985

Авторы: Балиашвили, Сазанов, Федин, Якубович

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...Оператор либо с ЭВМ, либо с помощью адресного блока 14 выбирает ту ячейку 13 памяти, в которую необходимо записать аналоговую величинув, При этом напряжение ) с выхода выбранной ячейки 13 памяти поступает на второй вход компаратора 1. Если разность / )вх - .)ос/(1-еО, где К - ширина зоны нечувствительности компаратора 1, обусловленная начальным напряжением на первом выходе формирователя 8 линейного напряжения, то с выходов компаратора 1 поступают сигналы на входы элементов И 3 - 7, которые запрещают прохождение импульса с генератора 2 на выход элемента И 3 и запрещают запуск формирователя 8 линейного напряжения. При этом на вторые и третьи входы ячеек 13 памяти не поступают импульсы и магнитное состояние их (и выходной сигнал выбранной...

Номер патента: 967207

Опубликовано: 15.08.1985

Авторы: Вербовецкий, Федоров

МПК: G11C 11/42

Метки: голографическое, запоминающее

...с кодом, предназначенным для записи информации. з14, носители информации .15, блоки .формирования лучей 16, блоки блокировки опорного луча 17, вторыеблоки фокусировки луча 18, блокиоптической связи 19, проекционныеблоки 20, блок обработки информации(ФУС) 23.Источниками излучения 1 могутбыть, например, лазеры, а в качестве блока адресации луча 2 могут использоваться, например, электричес"кие дефпекторы,Блок формирования луча 3 можетбыть выполнен, например, в видеобъектива.Управляемый светоделитель 4 илирасщепляет световой пучок на сигналь"ный и опорный, или направляет весьсветовой пучок только в канал опорного пучка. Блок 4 может состоять,например, иэ поляризационного светоделительного куба, пропускающего илиотражающего световые...

Номер патента: 1173446

Опубликовано: 15.08.1985

Авторы: Берестов, Сажин, Субботин, Черников

МПК: G11C 11/00

Метки: запоминающее

...выставлен начальный адрес; кольцевой регистр 5 устанавливается в первое состояние, т.е. разрешающий уровень выставлен только на первом разрядном выходе, поэтому управляющие сигналы "Запись" 7 илиЧтение 8"1 ц 35 могут пройти через элементы И 3.1 и 41 только на входы первой секции 1.1 и первый счетчик 2.1 адреса,Запись входной информации осуществляется следующим образом.Первый сигнал "Запись" через элементы ИЛИ б и элементы И 3,1 и 4.1 преобразуется в сигналы "Запись" и "Выбор блока памяти", которые поступают на входы первой секции 1.1 и осуществляют запись информации, выставленной на информационных входах 9 устройства. Позаднему фронту сигнала Записьи происходит переключение счетчика 2.1 адреса в следующее состояние, что означает...

Номер патента: 1173448

Опубликовано: 15.08.1985

Авторы: Ашман, Почекуева, Сальников

МПК: G11C 29/00

Метки: запоминающее, микросхемах, оперативное, памяти

...источник 4 питания исправен, то диод б открыт и все устройство питается от указанного истач-З 5 ника, Сигнал ПН "Питание неисправно" на выходе Формирователя имеет.низкий уровень ."0" ). До прихода активного синхроимпульса СИА на соот. - . ветствующем входе устройства также существует низкий уровень О" и триггер 3 установлен в состояние "1" при этом с его выхода сигнал Е ("Запретя ) высокого уровня ("1" ) открывает элемент И 2, через который сигнал СЯ (" Выбор кристалла" ) проходит на соответствующие входы микросхем(Фиг.1 и 3 ).При отключении источника 4 напряжение на его выходе ) ьд падает и диод б запирается, в этом случае питание микросхем 1 памяти, необходимое для обеспечения хранения занесенной в эти микросхемы информации, а...

Номер патента: 1174988

Опубликовано: 23.08.1985

Авторы: Кильдюшев, Токмаков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...следующим образом.На первом этапе производится запись сравниваемой последовательности в накопитель 1. По информационным входам накопителя 1 в порядке поступления импульсов Счет 1 на счетный вход счетчика 4 происходит запись информации в соответствующие регистры 2. Как только на информационные входы поступает код признака конца последовательности, срабатывает элемент И 13, что приводит к сбросу счетчика 4 и прекращению записи в накопитель 1 ЗО (фиг. 2 а).Затем производится сравнение последовательности, записанной в накопителе 1, с последовательностями, содержащимися в накопителе 10. Считывание информации с накопителей 1 и 10 производится синхронно 35 по поступлению счетных импульсов Счет 1 и Счет 2 соответственно на счетные входы...

Номер патента: 1176382

Опубликовано: 30.08.1985

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 11/4093, G11C 19/00, G11C 7/00 ...

Метки: буферное, запоминающее

...обмена, а именно: при блоке обменаф кравном 2 единиц информации (где К = =1и, и- разрядность счетчиков 4-6), коммутатор 9 устанавливается в 40 положение, при котором к Р -входу триггера 12 подключается выход К-разряда счетчика 5 адреса чтения, акоммутатор 10 при этом устанавливается в положение, при котором на входы 45 элемента ИЛИ 11 подключаются выходы К, К + 1, , и -разрядов реверсивного счетчика 6. При выполнении операции записи на информационные входы 2 устройства подается информация, подлежащая записи, в сопровождении импульса записи на первом входе управления 7 устройства, Сигнал на первом входе управления 7 устройства, воздействуя на первые входы элементов И-ИЛИ 18 и вход управления накопителя 19, обесР печивает подключение к...

Номер патента: 1176383

Опубликовано: 30.08.1985

Автор: Жижин

МПК: G11C 11/00

Метки: запоминающее

...заносится код адреса, а всчетчик 4 - код длины входного информационного слова. Код длины вход- ЗОного информационного слова указывает количество слов накопителя необходимых для записи входного информационного слова. В данном случаемаксимальная длина входного информационного слова составляет четыреслова накопителя 1.тПусть длина входного информационного слова составляет четыре слованакопителя. Тогда в счетчик 4 предварительно заносится код 11, На выходе дешифратора 6 появляется.сигнал "1", стробирующий элементы И 14,С приходом сигнала разрешения запи- .си на вход 22 устройства часть входного информационного слова через элементы И 14 и элементы ИЛИ 15 поступает на информационные входы накопителя1. Запись информации производитсяпо...