Патенты с меткой «запоминающее»

Номер патента: 1795519

Опубликовано: 15.02.1993

Авторы: Розенблат, Юрченко

МПК: G11C 11/14

Метки: ассоциативное, блоховских, вертикальных, запоминающее, линиях

...же совокупность отличительных признаков и проявляющие при этом те же свойства, что и предлагаемое техническое решение, т.е. предлагаемое техническое решение, по мнению авторов, соответствует критерию "существенные отличия".На фиг,1 и 2 изображены элементы ассоциативного запоминающего устройства на ВБЛ соответственно в момент ввода слова опроса и в момент осуществления логической операции сравнения,Устройство содержит магнитаодноосную пленку 1 с осью легкого намагничивания, перпендикулярной поверхности пленки. На поверхности пленки расположены стабилизированные полосовые домены 2, содержащие ВБЛ 3, генераторы 4 ЦМД 5, каналы ввода 6 и вывода 7 ЦМД, детекторы ЦМД 8, каналы продвижения верхушек полосовых доменов 9, совмещенные с...

Номер патента: 1795520

Опубликовано: 15.02.1993

Авторы: Лашевский, Попова

МПК: G11C 11/40

Метки: запоминающее, информации, коррекцией, оперативное, полупроводниковое

...и регистров 22 - контрольных разрядов. Выход второго элемента задержки 13 соединен со входом элемента И 26 блоков коррекции 10. Другой вход элемента И 26 соединен с выходом элемента И 29 блока сравнения, Выход элемента И 26 соединен со вторым входом элемента ИЛИ 27, со вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ 18 и входом блока записи контрольного разряда 20,Устройство работает следующим образом,Сигналы с адресных входов 17 устройства поступают на вход дешифратора 3, а с выходов его через адресные усилители 4 - на адресные транзисторы, выбранных дешифратором ячеек памяти 1 и 2 информационных и контрольных разрядов. Информационные сигналы со входов 6 устройства через элементы НЕРАВНОЗНАЧНОСТЬ второго вида 18 подаются на...

Номер патента: 1795521

Опубликовано: 15.02.1993

Авторы: Кононов, Коняев, Коробков, Шаповалов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...массива данных на входы 14, 20 подается импульс высокого логического уровня, сбрасываются триггеры 33, 40, произвольно установившиеся при включении питания, в логических блоках 2 и блоках 4 записи, на выходах совпадения 27 логических блоков 2 устанавливается низкий логический уровень, на выходе формирователя сигнала "есть информация" 7 (первом выходе устройства) устанавливается низкий логический уровень, на выходе формирователя сигнала "готовность" 8 (втором выходе устройства) устанавливается высокий логический уровень, на вход 19 подается импульс высокого логического уровня, триггеры ЗЗ логических блоков 2 переводятся в единичное состояние, на первом выхо-де устройства устанавливается. высокий логический уровень. Затем на...

Номер патента: 1798815

Опубликовано: 28.02.1993

Автор: Четвериков

МПК: G11C 11/41, G11C 29/00

Метки: восстановлением, динамическое, запоминающее, информации

...на входе 20 устройства устанавливается состояние логического нуля на время, необходимое для просмотра всего объема памяти и исправления ошибок, В этом случае со входа 20 устройства логический нуль поступает на вход управления мультиплексора 3, что устанавливает его в режим передачи информации с выхода мультиплексора 4 на вход установки триггера 16, тем самым разрешается его работа, и на вход блока 11 управления. Блок 11 управления начинает вырабатывать сигналы выборки строк и столбцов, которые поступают в накопители 2 и 5, Под воздействием этих сигналов в накопителях 2 и 5 происходит считывание информации по адресу, который поступает на адресные входы накопителей с выходов адресного счетчика 7 через мультиплексоры 1 и б. Считанная...

Номер патента: 1801227

Опубликовано: 07.03.1993

Авторы: Бирюков, Брик, Владимиров, Крупский, Назаров

МПК: G11C 17/00

Метки: запоминающее

...11 коммутаторов 9 данной строки пройдут выходные сигналы данного блока .коррекции 6.Откорректированные сигналы 11 с вы, ходов вп коммутаторов 9 без изменений пройдут через сумматоры 12 по модулю два (управляемые инверторы). Это произойдет потому, что выходные сигналы 16 всех элементов И 13 будут равны "0" (так как двойные ошибки отсутствуют, и все сигналы двойных ошибок 8 блоков коррекции 6 будут равны "0"). Таким образом, на выходы 17 управляемых инверторов 12, являющихся выходами устройства, пройдет откорректированный па-разрядный код (и строк по а столбцов) из блоков коррекции 6 группы 4.Рассмотрим теперь показанные на фиг.2, б, в случаи с двойными ошибками.При вертикальной двойной ошибке, показанной на фиг. 2, б, она вместе с...

Номер патента: 1805496

Опубликовано: 30.03.1993

Авторы: Алдабаев, Беседовский, Конарев, Перекрестов

МПК: G11C 11/00

Метки: запоминающее

...байту он подается сматрицы 55 на групповой информационный 5вход элемента 59, на вход контрольного разряда которого поступает "1" с выхода блока2, и подвергается проверке на нечетность,Результат проверки с элемента 59 поступает на выход 30 блока 5 и в дальнейшем 10является контрольным разрядом к данномубайту. Одновременно с этими действиямибит, подлежащий записи в байт,.по цепи ДОчерез шинный формирователь 63, выход 23блока 6 поступает на второй вход элемента 15ИСКЛЮЧАЮЩЕЕ ИЛИ 11 через элементИЛИ - Н Е и, в зависимости от состояния сигнала на первом его входе, выдается в прямом или инверсном виде через выход 24 навход селектора 4, Так как на первом его 20входе уже имеется бит, подлежащий замене, то происходит сравнение этих битов.Если...

Номер патента: 1805497

Опубликовано: 30.03.1993

Автор: Веселовский

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...на шину 62,- на вход элемента 99 И поступил сигналс единичного выхода триггера 32, который5 при установленном в единичное состояниетриггера 31 и при наличии сигнала разрешения на выходе инвертора 98, поступает навход элемента 103 ИЛИ и выдается в шину 62.Блок 35 контроля цикла ЗУ работает10 следующим образом. На входы запуска таймеров 108 и 106 поступают сигналы с элементов 26, 2 ИЛИ.соответственно,Элементы 26, 27 ИЛИ включены для резервирования элементов 19, 20 ИЛИ. При этом15 в зависимости от того, от какого канала организуется обращение к ЗУ, запускается тотили иной таймер 106, 108, который начинаетсчет импульсов, поступающих от генератораимпульсов 109, Остановка таймеров и сброс20 в исходное состояние осуществляется сигналом "Конец...

Номер патента: 1805498

Опубликовано: 30.03.1993

Авторы: Ефашкин, Михно, Поспелов

МПК: G11C 11/40

Метки: запоминающее

...в полупроводниковом слое область обеднения, Например, в качестве электрода 2 используется кремний и- типа проводимости. В этом случае на электрод 2 подается потенциал положительной полярности относительно электрода 3, Поляризации сегнетоэлектрика происходит таким образом, что.в полупроводниковом слое индуцируется дополнительный положительный заряд или уходит отрицательный - возникает обедненная область, Будем это состояние называть логическим О. Перевод в состояние логического 0 осуществляется1805498 2 либо сразу всего массива, либо блочно (постранично).Слой 2 может полностью покрывать поверхность слоя 1. В таком случае все устройство представляет собой одну страницу, 5 осуществляется стирание всей страницы,Слой 2 может быть...

Номер патента: 1805499

Опубликовано: 30.03.1993

Авторы: Борисов, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...заднему фронту сигнала 40. ничный потенциал, Если хранится логическийРежим коньюнктивного считывания "0", то единичный потенциал установится настрок ассоциативного накопителя 1 анало- выходах 22 и 24. В первом случае выходы 11гичен вышерассмотренному за исключени- и 12 соответствующего элемента памяти 25 10 15 20 25 30 35 40 45 50 55 сохранят потенциал логической единицы и в соответствующий разряд второго 32 регистра фиксации реакций занесется единица по заднему фронту сигнала 40, Во втором случае выходы элементов И 48 и 50, а следовательно, и первый 11 и второй 12 выходы этого элемента памяти 2 обнулятся, и в соответствующий разряд второго 32 регистра фиксации реакций занесется ноль по заднему фронту сигнала 40,Режим коньюнктивного...

Номер патента: 1805500

Опубликовано: 30.03.1993

Автор: Крыжановский

МПК: G11C 19/00

Метки: запоминающее

...обращении (при этом код адреса нулевой). В этом случае на выходе элемента 15 ЦЛИ 2 будет сформирован уровень логического нуля и задержанный элементом 13 задержки сигнал обращения не пройдет через закрытый элемент И 14 и не установит в ".1" триггер 6, но пройдет через открытый 20 элемент И 4 на выход 19 считывания и обеспечит считывание текущего кода регистра 7 сдвига информационный выход 15 устройства (практически без затрат времени). Если в очередном обращении считывается какой-то новый код, отличающийся отпредыдущего, то код адреса будет отличныйот нулевого и тогда сигнал обращения совхода 21 поступит через открытый элемент30 И 14 и установит в единичное состояние.триггер 6. В результате элемент И 8 откроется для прохождения с входа 21...

Номер патента: 1805503

Опубликовано: 30.03.1993

Авторы: Николаев, Чумак

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...же ни в одной ячейке первого ассоциативного накопителя 19 адреса, совпадающего с адресом обращения, нет, т. е. Х 1 = =О, то кодовое слово записывается в накопитель 1 в прямом коде. (Оповещающий сигнал Х 1 = 0 поступает на первый 41 вход блока 18 управления и через элемент 68.НЕ открывает по одному из входов элемент 60 И, На второй вход элемента 60 И поступает единичный сигнал со входа 47, на третий - единичный сигнал с выхода 0 3 регистра 52510 15 20 второй 15 выходной регистр. В зависимостиот значения (и + 1)-го дополнительного 32.25разряда регистра 15 с регистра 15 выдается сдвига, что обеспечит установку в нуль третьего разряда регистра 52 и установку в единицу шестого разряда, Таким образом, сигналы У 4, У 5, Уб не формируются, а...

Номер патента: 1807522

Опубликовано: 07.04.1993

Авторы: Куренной, Пахомов

МПК: G11C 19/00

Метки: буферное, запоминающее

...и н выходе элемента 4 - низкий уровень и, сле довательно, чтение запрещено.Запись высоким уровнем на выходе эле мента 8 разрешена.При приходе импульса записи счетчик изменяет свое состояние и на выходе схем 7 - нйзкий уровень, который разрешает запись, и считывание. При количестве чте ний, равном количеству записей, чтени опять запрещается, В ситуации, когда чте ние отсутствует, а происходит только запись. т.е, буфер заполняется при появлении на выходе схемы 7 высокого уровня, происходит запрет записи высоким уровнем с прямого выхода триггера 11. В остальном функционирование аналогично прототипу. Таким образом, при сохранении функционирования устройства схемная реализация проще. чем в прототипе.Формула изобретения Буферное запоминающее...

Номер патента: 1807523

Опубликовано: 07.04.1993

Авторы: Куренной, Пахомов

МПК: G11C 19/00

Метки: буферное, запоминающее

...адреса считывания, счетчик адреса записи счетчик адреса считывания, счетчик управле ния, первый и второй элементы И, первый и второй блоки сравнения, 1 ил,высокого, разрешающего запись уровня. Таким образом разрешается запись в блок памяти. При приходе записывающих и считывающих импульсов счетчик 4 следит за тем, чтобы его состояние не было равно "0" (буфер пуст) или все разряды не были равны ОО "1", что указывает на переполнение буфера, (, при этом срабатывает блок 8, вырабатывая на выходе низкий уровень запрета записи. уТаким образом, при сохранении Функционального назначения буферное запоминающее устройство имеет более простуюсхемную реализацию,180 Н 23 рого соединены с соответствующими входами дешифратора считывания, выходы...

Номер патента: 1807524

Опубликовано: 07.04.1993

Авторы: Куренной, Пахомов

МПК: G11C 19/00

Метки: буферное, запоминающее

...разряды счетчика, обьединенные через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, формируют разрешающий сигнала на запись, а старший разряд запрещает считывание (буфер пуст), При приходе импульса записи счетчик 4 устанавливается в нулевое состояние, при котором разрешается считывание (и запись), если следующим импульсом будет считывание, то после него счетчик 4 установится в состояние, при котором считывание будет запрещено старшим оазрядом, д запись разрешена. Рассмотрим ситуацию, при которой все разряды счетчика 4,кроме старших, установлены в "1". Еслипридет импульс записи, то счетчик 4 перейи+1дет в состояние, когда 2 - разряд установится в "1", и запретит запись(буфер полон),В остальном функционирование аналогичнопрототипу,Таким образом, при сохранении...

Номер патента: 1809462

Опубликовано: 15.04.1993

Авторы: Драганов, Минина, Петров, Попов, Ходосов, Шанойло

МПК: G11B 7/00

Метки: запоминающее, оптическое

...преломления иммерсионной жидкости с изменениемтемпературы,На фиг. 9 ифиг. 10 изображены соответственно поперечный и продольный разрезыоптически связанной системы, состоящейиз микрообъектива 4, оптического цилиндрического компенсатора 5, иммерсионнойжидкости 7, цилиндрического герметичногоносителя информации 8. Оптический цилиндрический компенсатор 5 выполнен в видеположительной цилиндрической линзы. Образующая цилиндрической поверхности оптического цилиндрического компенсатора 5перпендикулярна образующей цилиндрической поверхности цилиндрического герметичного носителя информации. Толщинаиммерсионного зазора и радиус цилиндрической поверхности оптического цилиндрического компенсатора выбираются изусловия обеспечения допустимой...

Номер патента: 1809466

Опубликовано: 15.04.1993

Автор: Сергеев

МПК: G11C 11/40

Метки: запоминающее, оперативное

...в расчете на худший случай, уменьшение более, чем в 2 раза разброса тпер эквивалентно увеличению быстродействия ОЗУ.Дополнительное повышение быстродействия ЗУ обусловлено уменьшением перепада напряжения на разрядных шинах - ерш Обычно величина Орш изменяется от напряжения питания Еп до нуля. 45 50 55 1 рш полностью поступает в элемент 1, апосле его переключения, когда величинаОе.4. снизитсЯ До пРиемлемой величины, ток1 рш отводится в транзистор 20. Это позволя 5 ет уменьшить перепад напряжения на разрядной шине 14 и предотвратитьвозможность поступления тока 1 рш, послепереключения элемента 1 в элементы памяти данного разряда невыбранные поад"0 ресным шинам и находящиеся в таком жеисходном состоянии. Величина 021 ориентировочно...

Номер патента: 1815674

Опубликовано: 15.05.1993

Авторы: Ефашкин, Михно, Поспелов

МПК: G11C 11/40

Метки: запоминающее

...полярности относительно электрода 3. Поляризация сегнетоэлектрика происходит таким образом, что в полупроводниковом слое индуцируется дополнительный положительный заряд или уходит отрицательный - возникает обедненная область, Будем это состояние называть логическим О, Перевод в состояние логического 0 осуществляется либо сразу всего массива, либо блочно (постранично).Слой 2 может полностью покрывать поверхность слоя 1. В таком случае все устройство представляет собой одну страницу, осуществляется стирание всей страницы,.Слой 2 может быть разделен изолирующими промежутками на несколько частей (страниц). Каждая часть слоя имеет свой контакт стирание может реализовываться как по всему устройству, так и его частям (страницам),Контакт к...

Номер патента: 1824650

Опубликовано: 30.06.1993

Авторы: Борисов, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...которая при нуле на входе 16 элементов памяти подается соответственно на вторые входы третьего 4 и четвертого 5 элементов И-НЕ ячеек памяти выбранного столбца. В случае хранения триггером 1 единицы на выходе 17 соответствующей ячейки памяти сохранится уровень логической единицы, в случае хранения нуля выход 17 обнулится, И по заднему фронту сигнала 64 считываемый столбец зафиксируется в первом 42 регистре фиксации реакций,В режиме столбцового коньюнктивного считывания единицы должны быть записаны в те разряды регистра 44 опроса блока 38, которые соответствуют адресам считываемых столбцов накопителя, Операция столбцового считывания может быть осуществлена по-другому. В регистр 54 блока ЗЭ и в регистр 41 записываются единицы во все...

Номер патента: 1824651

Опубликовано: 30.06.1993

Автор: Веселовский

МПК: G11C 19/00

Метки: буферное, запоминающее

...на вход элемента 21 И в качестве сигнала разрешения,При установке триггера 70 блокировки в состояние единицы сигналом по входу 49 на входы элементо= 67, 68 И подается запрещающий сигнал. В результате на выходе 35 элемента 71 ИЛИ формируется сигнал запрещения, который блокирует элемент 21 И. В результате обмен данными с БЗУ по первому каналу блокируется.Работа БЗУ в третьем режиме осуществляется следующим образом.Режим устанавливается установкой триггеров 69 и 14 в состояние единицы сигналами на входах 48, 51 соответственно, предварительно загружаются блоки регистров 3, 4 сигналами на входах 45, 46, а затем в регистр 5 номера устройства заносится номер БЗУ, которое надо заблокировать (выключить иэ работы),Код номера устройства может быть...

Номер патента: 1829049

Опубликовано: 23.07.1993

Авторы: Игнатьев, Кишенский, Кузьмин, Христенко

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...признака не поступает на ключи, а признак - на секторы 6 и 10, т.е. на селекторы 6 и 10 поступают значения признаков, не равные признаку, выбранному коммутатором 25. Одновременно сигналы с блоков 13 поступают в блоки 33 и на входы блока 22, с выхода которого формируется сигнал, когда число значений признака, равных максимальному значению внутри границы, не более одного, Так осуществляется запрет (при нескольких одинаковых максимальных значениях признака), поскольку в данном случае нарушается условие об отличии одного из признаков от остальных на заданную величину.Селекторы 6 и 10 определяют соответственно максимальное и минимальное значения иэ входных (внутри границы, кроме максимального). Выходные сигналы селекторов 7, 8, 6 и 10...

Номер патента: 1833917

Опубликовано: 15.08.1993

Автор: Борисов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...65 10 15 .20 25 30 40 45 50 55 Сначала по сигналу 34 установки в начальное состояние устройства регистр сдвига 17 и все регистры 18 реконфигурации сбрасываются в "0".Затем в регистр сдвига 17 со входов 20 данных устройства по заднему фронту тактового сигнала 36(при единичном значении сигнала 35) записывается унитарный код с единицей в крайнем левом разряде.Одновременно с этим на входы данных регистров 18 реконфигурации с адресных входов 20 устройства подается М-разрядный двоичный код смещения где М=1 оц 2 И), определяющий подключение элементов памяти для каждого столбца ассоциативного накопителя к соответствующим информационным входам регистра 14 фиксации реакций при последующем ассоциативном поиске,Затем сигнал 35 устанавливается в "0"...

Номер патента: 1833918

Опубликовано: 15.08.1993

Авторы: Горбель, Остроумов, Сидоренко, Тарасенко

МПК: G11C 19/00

Метки: буферное, запоминающее

...и синхронизации регистров блока 5 синхро 25 30 35 40 45 50 55 низации синхроимпульсов, поступающих на блоки 1,2,3 памяти и обеспечивающих их синхронизацию, Блок 8 определения координат светового пятна ПЗС-матрицы отключен нулевым сигналом на входе задания режима и в приеме информации о засветке не участвует. После завершения записи результата обработки первого информационного слова в блоки 1,2,3 памяти на выходе синхронизации адреса блока 5 синхронизации формируется импульс, поступающий на вход синхронизации адреса блока 4, по которому на первом, втором и третьем выходах адреса устанавливается очередное значение адресов для соответствующих блоков памяти, Далее по каждому очередному импульсу на входе 22 тактовых импульсов устройства...

Номер патента: 1837362

Опубликовано: 30.08.1993

Авторы: Борисов, Исаев, Калишев, Константиновский, Королев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...режиме параллельного ассоциативного поиска по строкам активизированной регистрами стробирования 17 и 18 подматрицы накопителя в регистре 61 опроса первого 15 блока регистров опроса и маскирования по сигналу 40 фиксируется аргумент поиска, подаваемый с первой 25 шины данных устройства, Затем в регистр 62 маскирования этого блока с первой 25 шины данных устройства записывается маска по сигналу 41. И при подаче сигнала 39 на входы 6 и 7 элементов памяти поступает одна из следующих комбинаций сигналов:"01" - сравнение с единицей, "10" - сравнение с нулем, "00" - маскирование поиска, Результат ассоциативного поиска по активизированной подматрице фиксируется в первом 19 регистре фиксации реакций по заднему фронту сигнала 39. При...

Номер патента: 1837363

Опубликовано: 30.08.1993

Авторы: Урбанович, Шукевич

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...установить, что слово было инверировано в режиме записи (код адреса этого лова постоянно находится на выходах второй группы переключателя 7), Затем вырабатывается сигнал Тотовность".Согласующие кодовые слова записаны в постоянный накопитель 10 в виде проверочной матрицы, соответствующей линейному коду (Хэмминга, например). Все строки матрицы являются кодовыми словами линейного кода, а номера всех кодовых слов различны,Если на выходе блока 27 вырабатывается сигнал "Ошибка", он поступает на вход 26 блока управления; блок 22 формирует сигнал по выходу 33, разрешающий запись информации из блока 27, в регистр 29, сигнал по выходу 34, разрешающий чтение кодового слова из накопителя 10 по адресу, вырабатываемому счетчиком 17 при поступлении...

Номер патента: 1837364

Опубликовано: 30.08.1993

Авторы: Корнышев, Чечин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...искаженныйразряд полуслова А. Если имеется только20 один отказавший разряд, то на выходе элемента неравнозначности 15 код "1". Этоткод поступает на вход 38 блока управления22, На выходе элемента ИЛИ 59 код "1",поэтому на выходе 36 в этом случае форми 25 руется единичный управляющий сигнал, покоторому через второй коммутатор 21 наинформационный выход 3 устройства выдается исправленная информация.Одновременно производится запись30 прямого кода полуслова А через коммутатор5 в первый накопитель 8 по сигналу 30 блокауправления 22. Аналогично производитсяисправление ошибки в полуслове В или вдвух полусловах А и В одновременно. Еди 35 ничный сигнал с выхода элемента И 53 подается на элемент И 46 и формирует код "1"на выходе 34 блока...

Номер патента: 2001451

Опубликовано: 15.10.1993

Авторы: Борисов, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...накопителя,Информационные выходы блока 17 присоединены к соответствующим информационным входам второго 18 шифратора, выходы которого служат второй группой 37 адресных выходов устройства,На устройство подаются следующие управляющие сигналы;38 - сигнал записи в накопителе 1;39 - сигнал опроса и чтения из накопителя 1;40 - сигнал записи в регистр опроса блока 13;41 - сигнал записи в регистр маскирования блока 13;42 - сигнал сброса в "0" регистров опроса и маскирования блока 13;43 - сигнал выборки дешифратора 12 адреса;44 - сигнал стробирования отработанной и выборки следующей активной линии первым 16 анализатором многократного совпадения, а также выдачи первым 18 5 10 15 20 25 30 35 40 45 50 55 шифраторов на первую 34 группу адресных...

Номер патента: 1417678

Опубликовано: 30.03.1994

Авторы: Степанов, Суколенов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ , содеpжащее накопитель, блок контpоля адpеса по четности, блок контpоля данных по четности, пеpвый и втоpой элементы НЕРАВНОЗНАЧНОСТЬ и с пеpвого по тpетий блоки согласования сигналов, пpичем адpесные входы накопителя соединены с выходами пеpвого блока согласования сигналов, входы котоpого и входы блока контpоля адpеса по четности объединены и являются адpесными входами устpойства, инфоpмационные входы накопителя подключены к выходам втоpого блока согласования сигналов, входы котоpого и входы блока контpоля данных по четности объединены и являются инфоpмационной шиной устpойства, выходы блока контpоля адpеса по четности и блока контpоля данных по четности соединены с входами пеpвого элемента...

Номер патента: 1519436

Опубликовано: 15.04.1994

Авторы: Гуслов, Липин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее диодный мостовой ключ, информационный вход которого является информационным входом устройства, накопительный элемент на конденсаторе, одна из обкладок которого является выходом устройства и соединена с выходом диодного мостового ключа, другая обкладка конденсатора подключена к шине нулевого потенциала устройства, генераторы тока, пороговый элемент и ключ, выполненные на первом и втором диодах дифференциальный каскад на первом и втором транзисторах, повторитель напряжения на третьем транзисторе, отличающееся тем, что, с целью повышения точности и быстродействия устройства, в нем входы первого и второго генераторов тока объединены, являются первым входом питания устройства и соединены со стоком...

Номер патента: 1110315

Опубликовано: 15.04.1994

Авторы: Власенко, Мальцев, Минаев, Нагин, Тюлькин, Чернышев

МПК: G11C 11/34

Метки: запоминающее

1. Запоминающее устройство, содержащее размещенные на полупроводниковой подложке схему управления и накопитель на элементах памяти с изолированным полевым электродом и двухслойным подзатворным диэлектриком, отличающееся тем, что, с целью его упрощения и обеспечения избирательного стирания, подложка выполнена однородной, а проводимости слоев подзатворного диэлектрика удовлетворяют соотношениям10 1 2 при E = 0 и

Номер патента: 1254932

Опубликовано: 30.07.1994

Авторы: Костюков, Лысенко, Перфилов, Скрылев, Хатунцев

МПК: G11C 21/00

Метки: запоминающее

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее полупроводниковую подложку с размещенным на ней изолирующим слоем, на котором расположены основные информационные и основные управляющие электроды, первая и вторая проводящие шины и контактные площадки, первая из которых соединена с основными управляющими электродами, вторая контактная площадка соединена с второй основной проводящей шиной, которая соединена с первым основным информационным электродом, третья основная проводящая шина соединена с первым и вторым основными информационными электродами, первый основной управляющий электрод расположен между третьим и вторым основными информационными электродами, второй основной управляющий электрод расположен между четвертым и первым основными информационными...