Патенты с меткой «запоминающее»

Номер патента: 1043751

Опубликовано: 23.09.1983

Автор: Омаров

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...этому регистру компаратора, вторые. входы одноименных, разрядов всех компараторон связаны между собой и присоединены к выходам опросного регистра, а выход каждого компаратора подключен к входу соответствующего ему детектора 2).Недостатками такого АЗУ являются большие аппаратурные затраты.Цель изобретения - упрощение устройства за счет сокращения аппаратурных затрат.Поставленная цель достигается тем, что в ассоциативное запоминающее устройство, содержащее накопитель, состоящий из регистров сдвига,. соединенных последовательно, регистр опроса и компаратор, одни из входов которого подключены к регистру опроса, а другие - к од-. ним иэ выходов последнего регистра .сдвига, введены две группы элемен" тов И и элементы ИЛИ, выходы которых...

Номер патента: 1048515

Опубликовано: 15.10.1983

Авторы: Алексеева, Дрожжинов, Трофимов

МПК: G11C 19/00

Метки: буферное, запоминающее

...ИЛИ является третьим управляющим входом устройства и подключен к установочному входу второго триггера, к сбросовым входам первого и второго счетчиков, выход Второго элементаИЛИ подключен к сбросовому входу первого триггера, выход третьего триггерявляется управляющим выхоаом устройства.1На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит информационныйвход 1 накопителя 2, информационныйвход 3 устройства, управляющие входы 4и 5 накопителя 2, дешифраторы 6 и 7,входы 8 и 9 дешифратора 6, управляющийвход 10, счетчик 11, триггеры 12-14,вход 15 элемента И 16, выход 17 счетчика 11, блок 18 сравнения, вход 19блока 18 сравнения, счетчик 20, выход21 счетчика 20, вход 22 дешифратора 7,управляющий вход 23, элемент...

Номер патента: 1048516

Опубликовано: 15.10.1983

Авторы: Голубин, Кухнин, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...к выходам блока элементов И-ИЛИ, информационные 50 входы которого подключены к выходам первого и второго регистров, выходы сумматора подключены. к информационным входам накопителя и к информационным входам первого и второго регистров, 55 входы записи которых подключены к выходам соответственно первого и"второго элементов И, первые входы первого, втоНа вторые входы сумматора 6 поступает код модификации адреса с входов 16, По сигналу на входе 18 производится запись информационного слом через параллельные информационные входы 4 в регистр 2, запись кода с входа 17 кода длины формата в счетчик 10, а также происходит установка триггера 1 1 в еди3 104851 ничное состояние, которое разрешает прохождение импульсов синхронизации с входа 19 через...

Номер патента: 1048517

Опубликовано: 15.10.1983

Авторы: Войникова, Зуев, Кравец, Селиванов

МПК: G11C 11/06

Метки: запоминающее, оперативное

...- напряжение на ключе 19 и ных сердечниках 2 на адресной шине 3ф и 1 ндиоде 18 в нормирукщейсоставило половину от максимальцепи; 5 но возможного приращения потока в этих(О1 - напряжение на ключе 7 и сердечниках. При этом, несмотря на то,оадиоде 10 в диодно-матричномчто аф, % лишь приблизительнопереключателе .:,. равно 2 м .А Фц, при Эаписи име- длительность импульса.тбка:ет место нормйрование приращения потоЦ.записи10 1 ка информационных сердечников 2 потокомФ. ф - потери на проводнике - полного переключения нормируюшего серИ О,соответственно нормирую-дечника 15,.и положение рабочей точкищей обмотки 16 и адрес-, . информационных сердечников 2 не выханой шины 3.дитэа границы линейной зоны в харак, 35 теристике записи, т. е, в...

Номер патента: 1048519

Опубликовано: 15.10.1983

Авторы: Захаров, Чечин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...элемента соединенс шиной нулевого потенциала, группа входов элемента памяти соединена с выходами нелинейного элемента.На фиг. 1 представлена функциональнаясхема предложенного устройства; а нафиг. 2 - 4 - вольт-амперные характеристики туннельного диода и элемента памяти.Устройство содержит ключ 1, элемент2 памяти, элемент 3 считывания, формирователь 4 импульсов сброса, стабили.затор 5 тока, нелинейный элемент 6,3 ,1 О 48 ограничите пьный эпемент 7, выполненный на резисторе. Эпемент 2 памяти содержит поспедоватепьно,соединенные туннепьса -ные диоды, а нелинейный эпемент - по-., . спеаоватепьно соединенные диоды. Сопро-5 тивпение К резистора ограничитепьного эпемента выбирается из выражения- ток, .протекающий через эпе-:.мент 2 памяти...

Номер патента: 1048520

Опубликовано: 15.10.1983

Авторы: Комаров, Кузнецов, Цыбаков

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...к третьему входу шестого элемента И и к первому входутретьего элемента ИЛИ, второй входкоторого соединен с выходом шестого/элемента И, выходы второго и третьего элементов ИЛИ подключены соответственно к третьему и к четвертомувходам блока управления, пятый и шестой выходы которого соединены соот"ветственно с первым входом счетчикаадресов и с третьими входами первого 65 и второго элементов И и вторым входомсчетчика адресов,На фиг. 1 изображена функциональ-.ная схема предлагаемого устройства;на фиг, 2 - функциональная схемаблока управления; на фиг. 3 - матрица согласующих кодовых слов, записанных в постоянном накопителе,Устройство содержит (фиг. 1)оперативный накопитель 1, блок 2 кодирования, блок 3 декодирования,блок 4...

Номер патента: 1049968

Опубликовано: 23.10.1983

Авторы: Гриц, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...введены первый и второ 3 счетчики, входы которых подключены к соответствующим входам адресного блока,и первый и второй блоки коммутации,45управляющие входы которых подключенык выходам соответствующих счетчиков,информационные входы накопителя подключены к выходам первого блока коммутации,информационные входы которого являютсяинформационнвми входами устройства, вы 50ходы накопителя подключены к информационным входам второго блока коммутации,выходы которого являются информационными выходами устройства,Кроме того блок коммутации содержит 55матрицу элементов И, дешифратор н регистр, входы которого являются информационными входами блока коммутации,информационные вХоды 2 накопителя,бпок 3 коммутации, выходы накопителя.вход 12 модификации...

Номер патента: 1049969

Опубликовано: 23.10.1983

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...к выходам формирователей разрядных токов и формирователей адресных гоков, а выходы - квходам предварительных усилителей воспроизведения, выходы которых соединеныс одними из входов усилителей воспроизведения, другие входы которых подключены к выходу основного формирователястробирующего сигнала, формирователи информационных сигналов, входы которых50соединены с выходами дискриминаторов,а выходы - с одними из входов регистрачисла, выходы которых подключены к одним иэ входов формирователей разрядныхтоков, другие входы которых и другиевходы регистра числа являются информационными входами устройства, адреснымивходами которого являются входы формирователей адресных токов, введены сумматоры, эпемэнт задержки и дополнительные формирователь...

Номер патента: 1049975

Опубликовано: 23.10.1983

Авторы: Кокаев, Магомедов, Темирханов, Яковлев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, постоянное

...эталонных наборов символов.Устройство соцержит дешифратор 1, распрецелитель 2 импульсов, матрицу 3 элементов И, 4, управляющие входы 5и 6 устройства, индикаторы 7 совпвцения хранимой и признаковой информации,группу элементов И 8 и элемент И 9,первый 10 и второй 11 управляющиевыхоцы и информационные вхопы 12устройства. Распрецелигель может бытьвыполнен как сцвиговый регистр с "бегающей ециницей", которая указывает поряцковый номер символа в наборе символов,Устройство работает следующим образом.Перед началом работы произвопится установка в "1" всех индикаторов 7 и первого разряда распределителя 2; Анализируемый набор символов посгупве г последовательно во времени коа зв коцом на входы 12 цешифраторв 1, который произвопит преобразование...

Номер патента: 1049976

Опубликовано: 23.10.1983

Автор: Савельев

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...вания, формирователи 4 разрядных токовбольшинстве случаев записи, регистр 5 числа, усилители 6мация считывается считывания, входы 7 устройства, элебыстродействию за мент ИЛИ 8, ключ 9, триггер 10, фородобных устройствах мирователь 11 сигналов, дополнительныйтельно меньшие. тре- усилитель 12 считывания, элемент НЕ 13,может быть записа- сумматор 14 и генератор 15 импульсов. Изобретение относной технике и прерщэования в цифровыхнах с повышеннымидействию в качествезаписи и считыванияИзвестно пог;упосщее устройство, содна Мкогоотверстныхформирователи линейсчитывания, числово.ный с выходами усиподключенных. к раэрлиниям накопителяНедостатком этогося то, что в нем нешение быстродействиодновременном сохранмационной надежностипосле...

Номер патента: 1049977

Опубликовано: 23.10.1983

Авторы: Жабин, Корнейчук, Тарасенко, Шульга

МПК: G11C 17/00

Метки: воспроизведения, запоминающее, постоянное, функций

...аргумента, а выхоц соециненс одним из вхоцов сумматора, цругойвхоп которого,подключен к выходу регистра базового значения функции, причемвыход сумматора является выхоцом устройства, вхоцами которого являются вхоаы регистров старшего и млаашего разрадов аргумента, ввеаены аополнительные сумматоры и регистры разности при-.ращений функции, вхоцы которых попключены к оцним из выхоцов накопителя, авыходы регистров разности приращенийфункции, кроме первого, соецииены спервыми входами соответствующих цополнительных сумматоров, выхоц кажцогодополнительного .сумматора, кроме послецнего, соединен с вторым входомпослецующего дополнительного сумматора,второй вхоа первого цополнительного сумматора соединен с выходом первого регистра...

Номер патента: 1049982

Опубликовано: 23.10.1983

Авторы: Беспалов, Головачев

МПК: G11C 29/00

Метки: запоминающее

...элементов И соединен с. вторым входом устройства, выход первого блока элементов И подключен к третьему входу первого элемента И, выход второго блока элементов соединен с третьим входом второго элемента И, выход третьего блока элементов И подключен к третьему входу третьего элемента И, первый вход третьего элемента И соединен с вторым выходом одного блока памяти, а второй вход - с первым выходом другого блока памяти, выходытретьего элемента И подключены к входу блока элементов ИЛИ.4На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит два блока 1 и 2 памяти, два блока 3 и 4 контроля, три блока 5-7 элементов И, три элемента И 8-10, блок 11 сравнения,элемент 12 задержки, блок 13 элементов ИЛИ. Каждый из блоков...

Номер патента: 1053163

Опубликовано: 07.11.1983

Авторы: Скрипко, Шувариков

МПК: G11C 19/00

Метки: буферное, запоминающее

...устройства, которые синфазно поступают на его входы 39 и 40. Он содержит П суглматорон по модулю 2,Селектор -т окончангля кадра работает следующим образом. В исходном состсянигл на выходе 28 триггера 26 имеется сигнал. Поэтому признак начала кадра (бит.1), поступающий на входы 29 элементов И 25, Формирует ча выходе элемента И 25-1 сигнал. Этот сигнал через элемент ИЛИ 27 поступает на выход 30 селектора, а также на вход триггера 26, который перебрасывается, при этом снюлается сигнал с выхода 28 и Формируется на выходе 31, Поэтому признак окончания кадра (бит. 2), поступающий на вход 29, Формирует сигнал на выходе элемента И 25-2, с которого поступает на второй вход триггера 26, который возвращается в исходное положение, а также на...

Номер патента: 1056266

Опубликовано: 23.11.1983

Авторы: Бостанджян, Жигалов, Ключевич, Перельмутер

МПК: G11C 11/00

Метки: запоминающее

...в ту микросхему 1или 2 памяти, на входе 11 или 12 которой находится разрешающий потенциалс одного из выходов дешифратора 22.В режиме "Запись" на входе 19элемента И-НЕ 18 всегда находитсявысокий уровень с выходов 13 и 14 65 микросхем 1 и 2 памяти, разрешакфцийпрохождение сигнала, поступившегона его вход 20, Инвертированный сигнал с выхода элемента и-НЕ 18 поступает на вход 24 блока 23, поэтомуна входах 24 и 25 блока 23 при исправных разрядных цепях всегда имеются одинаковые уровни, а на информационном выходе устройства всегдаимеется тот жеуровень, что и на егоинформационном входе, т;е, в режимезаписи обеспечивается трансляциячерез ЗУ входной информации,Пусть на входах 24 и 25 блока 23находятся высокие уровни, которыепоступают на...

Номер патента: 1056269

Опубликовано: 23.11.1983

Автор: Тимошенко

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...выборкой,АЗУ содержит (Фиг.1) блок 1 оперативной памяти, счетчик 2 импульсов,дешифратор 3, группу регистров 4сдвига, управляющие входы которых,а также вход счетчика 2,и регистров4 подключены к управляющему входу 5устройства, блоки б сравнения, каждыйиз которых состоит из регистра 7опроса, логического блока 8, регистра 9 результата поиска (индикатора )и мультиплексора 10,Блок 1 оперативной памяти с последовательной по разрядам и параллельной по словам выборкой получил своеназвание в соответствии со способом организации выборки информации в нем, т,е, функциональным назначением. На фиг. 2 этот блок изображен в виде множества рециркуляционных регистров 11 сдвига,Другой вариант блока 1 (фиг. 3) ,включает основной 12 и дополнительный 13...

Номер патента: 1056271

Опубликовано: 23.11.1983

Авторы: Бойчук, Гудым, Майструк, Шубс

МПК: G11C 21/00

Метки: запоминающее

...устройства. На Фиг.2 в.показаны записанные,в рециркулятор 3 информационныр импульсы, образующие сжатую во времени, обновляемую после каждой циркуляции на один информационный импульс копию входного сигнала на выходе рециркулятора 3. На фиг.2 показан задержан. ный сигнал, восстановленный по масштабу времени на выходе ключа 6, ана Фиг,2 е - тот же сигнал, но дополнительйо задержанный на выходе регистра 9, и огибающая сигнала, которая выделяется на выходе фильтра 10нижних частот и поступает на инфор мационный выход 14 устройства.Устройство работает следующимобразом.Генератор импульсов, стабилизированный кварцем, вырабатывает пос ледовательность прямоугольных импульсов с периодом С (фиг.2 а), поступающих на формирователь 2...

Номер патента: 1056273

Опубликовано: 23.11.1983

Авторы: Луговцов, Луговцова

МПК: G11C 29/00

Метки: запоминающее, резервированное

...входами блоков 15 сравнения группы, другие входы которыхсоединены соответственно с выходамисумматоров 7 группы), Выходы блоков 15 сравнения группы соединенысоответственно с другими входамиэлементов И первой группы 9, Первыевходы дополнительного сумматора 8соединены соответственно с выходамиадресного регистра 4, другие входыс выходами элементов ИЛИ 12 (группы),другие входы которых соединены соответственно с выходами элементов Ипервой группы 9. Выходы дополнительного сумматора 8 соединены соответственно с адресными входами накопителя б, Выходы других регистров второй группы 3 соединени соответственнос другими управляющими входами 19.219. й устройстваВ основу работы устройства положенспособ преобразования кода адреса,поступающего от...

Номер патента: 1056274

Опубликовано: 23.11.1983

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устройства, вторуюгруппу элементов И, введен коммутатор, входы управления которого являются другими входами устройства, авыход соединен с третьим входом элемента И, информационные входы коммутатора подключены к выходам элементов И второй группы, управляющие выходы накопителей соединены с входамиэлементов И второй группы и с соответствующими входами блоков контроля,На чертеже представлена структурная схема предлагаемого запоминающего устройства с самоконтролем.Запоминающее устройство с самоконтролем содержит первый накопитель1 с .зонами контроля 2 и информационных сигналов 3, второй накопитель 4с зонами контроля 5 и информационныхсигналов б, первый 7 и второй 8 дешифраторы адреса, первый 9 и второй10 регистры адреса, первый 11 и...

Номер патента: 1056275

Опубликовано: 23.11.1983

Авторы: Волкогонов, Степанов

МПК: G11C 15/00

Метки: запоминающее, логическое

...е к,Для формирования кодового вектора 60 необходимо информационный вектор Г умножить на матрицу б:1 = ф б . В результате умножения информационного вектора ф на матрицу Й определяется векторпроверочных символов, 65 Каждая 1 -я строка1 = 1, 2 . 1 матрицы Й, не считая первой, формируется в результате сдвига и деления на вектор Р, называемый порождающим, (1- 1) -й строки. Это обстоятельство использовано для сокращения объема накопителя 1 следующим образом.Матрица Й разбивается на М матРиц ";= 1,2,.,М) размерностьюкаждая, причеи любая из этих матриц может быть получена из первой матри 1цы Й, так как каждая строка матрицы Й может быть получена иэ предыдущей строки в результате одного сдвига и одного деления на порождающий вектор.Таким...

Номер патента: 1057990

Опубликовано: 30.11.1983

Авторы: Берсон, Марголин, Шагулин

МПК: G11C 17/00

Метки: запоминающее

...И-НЕ являются входом разрешения считывания устройства, авыходы соединены с информационнымивходами накопителя информации иявляются информационными выходамиустройства, катод стабилитрона соединен с катоцом диода, анод - с другой шиной питания, один выход резистора подключен к входу разрешениявыборки накоцителя информации, адругой - к одной, шине питания,На чертеже представлена блок-схема ЗУ. Адресные входы накопителя 1 инФормации соединены с выходами адресных блоков 2,.информационные выходы - с входами блока 3 элементов И-НЕ, выходы которого соединены с информациониым входом накопителя 1 иявляются информационными выходами 4 устройстваПервый выход накопителя контакт питания) соединен с катодами диода 5 и стабилитрона 6, второй выход...

Номер патента: 1059629

Опубликовано: 07.12.1983

Авторы: Бостанджян, Жигалов, Ключевич, Перельмутер

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...которых соединены с одними из входов первого элемента И, выход которого является выходом формирователя, входами которого являются другой вход первого элемента И и входы дополнительных сумматоров по модулю два,При этом формирователь сигналов некорректируемой ошибки содержит элемент ИЛИ, выход которого подключен к одному из входов второго элемента И, выход которого является выходом формирователя, входами которого являются другие входы второго элемента И и входы элемента ИЛИ.Причем корректор информации содержит дешифраторы, матрицу элементов И и группы элементов И, первые входы которых подключены к выходам соответствующих дешифраторов, вторые входы объединены и являются одним из входов корректора информации, другими входами которого...

Номер патента: 1059630

Опубликовано: 07.12.1983

Авторы: Акопов, Маркарян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...б, выходы которого подключены к первым входам блока 2,выходы которого подключены к входам 60 дешифратора 3, выходы которого подключены к входам элемента ИЛИ 7Фи первым входам регистра 5, выходыкоторого подключены к выходу 11устройства и входам генератора 1, ф 5 выходы которого подключены к вторымвходам блока 2, управляющий вход которого подключен к управляющему входу генератора импульсов, к выходу триггера 10 и контрольному выходу 12 устройства, управляющий вход 13 которого подключен к входу генератора 5 импульсов, выход которого подключен к счетному входу регистра б и входу инвертора 9, выход которого подключен к счетному входу триггера 10, информационный вход которого 10 подКлючен к выходу элемента ИЛИ 7.Устройство работает...

Номер патента: 1061175

Опубликовано: 15.12.1983

Авторы: Белов, Чебышов

МПК: G11C 29/00

Метки: запоминающее, оперативное

...Выходы 10 и 11 накопителя 5 соедине ны-также с входами блока 18 поразрядного сравнения, выходы 19 которого подключены к одним входам четвертого коммутатора 20, другие входы которого соединены с выходами 10. и 11, .а выходы 21 и 22 коммутатора 20 подключены соответственно к другим инФормационным входам первого коммутатора 2 и к выходу устройства. Выходы 23 и 24 накопителя 5, выходы 25 и 26 блоков 16 и 17 свертки по модулю два., а также выход 27 блока 18 поразрядного сравнения соединены с блоком 28 управления, выход 29 которого соединен с управляющими входами коммутатора 2 и коммутаторов 12 и 13. Выход 30 блока 28 управления соединен с блоком 18 поразрядного сравнения, а; выходы 31, .32 и 33 блока 28 управления подключены к коммутатору...

Номер патента: 1061176

Опубликовано: 15.12.1983

Авторы: Бруевич, Воробьев, Вушкарник, Оношко

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...с одними изконтрольных выходов регистра числа и первыми входами сумматора по модулю два, вторые входы которого соединены с другими контрольными выходами регистра числа и с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ. второй группы, вторые входы которых соединены с выходами сумматоров по модулю два второй группы, выходы"элементов НЕРАВНОЗНАЧНОСТЬ первой и второй групп соединены соответственно, с входами .элементов НЕ первой и второй групп и входа первого и второго 55 элементов ИЛИ-НЕ, выходы элементов И перврй группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ третьей группы, вторые входы которых соединены с выходами регистра числа, 60 а выходы - с вторыми входами элементов ИЛИ первой группы, выходы первогои второго элементов...

Номер патента: 1062784

Опубликовано: 23.12.1983

Авторы: Вето, Вихров, Глебов, Засед, Минаев, Федотов

МПК: G11C 13/04

Метки: запоминающее

...считывания 1 .Недостатком этого запоминающего устройства с оптическим считыванием является сложность конструкции.Наиболее близким по технической сущности к изобретению является устройство, содержащее матрицу МНОП-элементов (металл-нитрид-окисел-полупроводник), взаимодействующих зарядовым механизмом с элементами регистров сдвига 2,Недостатком известного запоминающего устройства является также сложность конструкции, обусловленная наличием туннельно-прозрачного (менее 30 А) слоя окисла.Целью изобретения является упрощение запоминающего устройства.Поставленная цель достигается тем, что в запоминающем устройстве, содержащем полупроводниковую подложку, на одной поверхности которой нанесен изолирующий слой диэлектрика, электроды сдвига,...

Номер патента: 1062787

Опубликовано: 23.12.1983

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее

...что в запоминающее устройство, 45содержащее регистр числа, один извходов которого подключены к выходам усилителей считывания, а выходык одним из входов основных формирователей разрядных токов, основнойнакопитель информации, входы которого соединены с выходами основныхформирователей разрядных и адресныхтоков, а один из выходов - с информационными входами усилителй считывания, одыи из управляющих входовкоторых подключены к-выходу формирователя стробирующего сигнала, входкоторого соединен с выходом усилителя сигналов, вход которого подключен к информационному выходу дополнительного накопителя, дешифратор адреса выходы которого подключены к входам основных формирователей адресных тОков, дополнительныйформирователь разрядных...

Номер патента: 1062789

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...входы подключены к выходам информационных регистров, выходы счетчиков импульсов группы соединены с одними из входов блока анализа информации, другой вход кото рого подключен к выходу счетчика импульсов, входы которого соединены соответственно с выходами дополни тельного регистра опроса и элемента И, первый вход которого подключен к другому выходу блока анализаинформации, а второй вход и управляющие входы счетчиков импульсовгруппы являются одними из управляющих входов устройства,На фиг. 1 показана структурнаясхема устройства; на фиг. 2 - селектор, пример выполнения; нафиг. 3 и фиг. 4 - блок анализа информации, примеры выполнения.Устройство содержит(фиг. 1) информационные регистры 1, основнойрегистр 2 опроса, селекторы 3, служащие для...

Номер патента: 1062790

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...селектора.Каждый арифметический блок содержит элементы И и ИЛИ и сумматоры, выходы которых подключены ко входам элементов И, выходы которых соединены со входами элементов ИЛИ, выходы которых являются выходами устройства, входами которого являются входы сумматоров.На фиг. 1 показана структурная схема устройства; на фиг. 2-4 - примеры выполнения арифметического блока.Устройство содержит (фиг. 1) информационные регистры 1, регистр 2 опроса, арифметические блоки 3, циф ро-аналоговые преобразователи 4, блоки 5 сравнения, индикаторы б и селектор 7, служащий для выделения экстремального значения сигнала.Арифметический блок (фиг. 2) со держит сумматоры 8, элементы И 9 и элементы ИЛИ 10.Вариант арифметического блока (фиг. 3) содержит сумматор...

Номер патента: 1062791

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...вход 23.25 Селектор 3, служащий для выделения модуля разности, содержит(фиг. 2)сумматор 24, коммутатор 25, элементы И 26 и элемент ИЛИ 27.Каждый блок 4 содержит (Фиг. 3)30 триггеры 28-30, элементы И 31-38,элементы НЕ 39-41, элементы ИЛИ 42и 43, элемент НЕРАВНОЗНАЧНОСТЬ 44,элемент ИЛИ в45 и элемент И-НЕ 46,Блок 5 в этом случае представляет со 35 бой элемент И 47,Другой вариант блока 4 содержит(фиг. 4) триггеры 48-50, элементыИ 51-67, элементы ИЛИ 68-74, элементы НЕ 75-78 и элемент НЕРАВНО 40 ЗНАЧНОСТЬ 79В этом случае блок 5 (фиг. 5)содержит элементы ИЛИ-НЕ 80-82, элемент ИЛИ 83 и инвертирующий пороговый элемент 84, который может содержать (Фиг. 6) )1 -1 элемент И 85,иэлемента ИЛИ 86 и элементИЛИ-НЕ 87.На временной диаграмме (фиг,...

Номер патента: 1062792

Опубликовано: 23.12.1983

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...преобразователей, селекторы, группу блоков сравнения и индикаторы, введены цифро-аналоговый преобразователь, ключи, пороговый элемент, сумматор, блок сравнения и элементы И, выходы которых подключены к входам индикаторов, а входы соединены соответственно с выходами блока сравнения, порогового элемента и одними из выходов блоков сравнения группы, одни из входов которых соединены с выходом первого селектора и первым входом блока сравнения, а другие входы - с входами первого селектора, первыми входами ключей и выходами цифро-аналоговых преобразователей группы, входы которых подключены к выходам информационных регистров, одни из выходов блоков сравнения группы соединены со входами порогового элемента, а другие с вторыми...