Патенты с меткой «запоминающее»

Номер патента: 1120411

Опубликовано: 23.10.1984

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...области применения устройства эа счет увеличения числа критериев поиска, а именно осуществление поиска в множестве хранимых признаков Х М; где 11,П, таких признаков х 66;1, ите дхе всехВ -6-Е ФОС 1нлигде- первый признак опроса, а 7 " второй признак опроса.Поставленная цель достигается тем, что в ассоциативное запоминающее устройство, содержащее регистры при" знаков, первый регистр опроса, цифроаналогоВый преобразователь, селектор, сумматор, блоки сравнения и индикаторы результатов поиска, причем выход первого регистра опроса подключен к входу цифроаналогового преобразователя, выход которого подключен к одному из входов сумматора, другойг е для всех61 -4 - ЕО,3 11204 вход которого соединен с выходом селектора, введены блок выделения...

Номер патента: 1120412

Опубликовано: 23.10.1984

Авторы: Белалов, Забуранный, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, контролем

...сое диненного выходом с входом контрольных разрядов выходного регистра данных, соединены соответственно с выходом второго узла формированияконтрольных Разрядв и Выходом контрольных разрядов регистра чтенияданных. Управляющие входы входногои выходного коммутаторов подключенысоответственно к второму и третьемуВыходам узла упраВления памятью50Недостатком известного устройстваявляется необходимость наличия дополнительных.шин интерфейса для передачи контрольньпс разрядов и невоэмакность проверки оборудования без этих 55шин. Кроме того, выбор комбинацииконтрольных разрядов ограничен,областью свободных адресов памяти, не 412 23 11204вход - к четвертому выходу блока управления, выход второго регистра -к управляющему входу, а выходы...

Номер патента: 1124379

Опубликовано: 15.11.1984

Авторы: Веселовский, Гриц, Косыч

МПК: G11C 9/00

Метки: буферное, запоминающее

...и первого допопнитель- . ного блоков памяти, другие адресные 50 и информационные входы дополнительных блоков памяти являются соответственно другими адресными и другими информационными входами устройства,Кроме того, блок управления режи мом содержит триггеры с второго по шестой и элементы И-ИЛИ, причем первый и второй входы первого элемента 79 4И-ИЛИ подключены к прямым выходам второго и третьего триггеров соответственно, а выход соединен с входом запуска пятого триггера, первыйи второй входы второго элемента И-ИЛИ подключены соответственно к инверсным выходам второго и третьего триггеров, а выход соединен с входом запуска шестого. триггера, третьи и четвертые входы элементов И-ИЛИ соответственно объединены и являются первыми вторым...

Номер патента: 1124380

Опубликовано: 15.11.1984

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 11/00

Метки: запоминающее

...памяти, вхо 80 2ды второй группы входов коммутаторов первой группы соединены с соответствующими выходами рабочих блоков памяти, входы первой группы входов коммутаторов второй группы являютс, соответствующими адресными входами устройства, входы второй группы входовкоммутаторов второй группы соединеныс соответствующими адресными входами устройства, входы вспомогательногоблока памяти соединены с входамивторой группы входов коммутаторов второй группыНа чертеже представлена блок-схема предлагаемого устройства.Запоминающее устройство подключается к регистрам 1 и 2 адреса, которые имеют дополнительные разряды 3 и 4, выходы которых подключаются соответственно к,первому и второму входам схем 5 сравнения и являются соответственно первым и вторым...

Номер патента: 1124384

Опубликовано: 15.11.1984

Автор: Колдасов

МПК: G11C 15/00

Метки: запоминающее, логическое

...один конец которых заземлен, а другой подключен к входу усилителя считывания (УСЧ), выход которого подключен к входу блока БУЗ, выход которого соединен с одним входом блока блокировки считывания (БС) и одним из входов каждого элемента И и каждого элемента НЕ-И, к другому входу блока БС подключен выход блока БЗЯ, который также подключен к второму входу АР, выход блока БС подключен к второму входу УСЧ индуктивно с помощью обмотки синхронизации (ОС) вход усилителя синхронизации связан с ЗЭ каждой ЗЯ, хранящими постоянно информационные 0, выход усилителя синхронизации подключен к входу преобразователя длительности сигнала синхронизации, выход которого подключен к второму входу первого блока местного управления, с ЗЯ индуктивно с-.цзаны...

Номер патента: 1125656

Опубликовано: 23.11.1984

Авторы: Белов, Шашин

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...15 и16 основного накопителя 1, входы 17синхронизации выходного регистра 4,выбирается таким образом, чтобы под-лежащие хранению в дефектных элемен-.тах памяти разряды слова О ЮОдиО+С.совпадали с теми двоичными символами,которые хранятся в соответствующих: 5. дефектных ячейках.При предлагаемом способе формирования записываемого в накопитель 1слова, число информационных разрядов в слове на К больше, чем при 10 известном. При заййси информации первые Кь-г разрядов. информационногословаО=(О ., О, )О =01) 161 4 пК.помещаются в первые К разрядов регистра 3 через входы 25, а последние .г разрядов помещаются в блок 12(фиг.1) . Из блока 12 закодированныекодом (г, к) последние разряды информационного слова помещаются в последние г разрядов регистра...

Номер патента: 1125658

Опубликовано: 23.11.1984

Авторы: Дегтярева, Елышко, Шевченко

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...которого подключен к первомувходу первого элемента И, второй входкоторого и первый вход четвертогоэлемента И соединены с выходом второ-.го триггера, первый вход которогоподключен к выходу генератора импульсов, а второй - к первым входу и выходу распределителя сигналов, второй вход которого подключен к выходупервого элемента И, а второй и третий выходы соединены с первыми вхо-.дами элементов И-НЕ и входом элемента задержки, выход которого подключен к первому входу второго элемента И, вторые входы элементов И-НЕсоединены с выходом первого .элемента НЕ, а выходы - с одними из входов .элемента ИЛИ-НЕ, другой вход которо-,го подключен к выходу первого Формирователя сигналов.и первому входупервого триггера, второй вход которого соединен с...

Номер патента: 1127008

Опубликовано: 30.11.1984

Автор: Матвеев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...блока сравнения, коммутатора и блока управления. Устройство содержит (фиг. 1) нако-,питель 1, регистр 2 опроса, блоки 3сравнения, коммутаторы 4, группу элементов ИЛИ 5, счетчики 6, индикаторы7 результата поиска, элемент ИЛИ 8 идинамический триггер 9, Кроме того,на фиг, 1 отмечены первые 10 и вторы11 входы блоков 3 сравнения, первые12 и вторые 13 входы и первые 14 ивторые 15 выходы коммутаторов 4. Устройство также содержит блок Ж управления, входы 17 запуска. Блок 16 име-,ет вьпсоды 18-20.Блок 3 сравнения содержит (фиг.2)элементы И 21 и 22 и элемент НЕ 23.Коммутатор 4 содержит (фиг. 3)первый 24 и второй 25 триггеры, элементы И 26-29, элементы ИЛИ 30 и 31.Блок 16 управления содержит(фиг. 4) К-разрядный счетчик 32,группу элементов И 33,...

Номер патента: 1127010

Опубликовано: 30.11.1984

Авторы: Гичан, Крищюкайтис, Рамша

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...При этом счет прекращается, а на вы 127010Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может бытьиспользовано в системах адаптивного,управления процессами обработки настанках.5Известно аналоговое запоминающееустройство, содержащее генераторимпульсов, счетчик, цифроаналоговыйпреобразователь, а также блоки10аналоговой.и цифровой оперативнойпамяти, сумматоры, дешифраторы, компараторы и усилитель 1 3,Недостатки устройства - сложностьсхемного выполнения и низкая точ-.35ность работы при запоминании быстроменаощихся напряжений.Известно также аналоговое запоминающее устройство, содержащее генератор импульсов, цифроаналоговыйпреобразователь, кольцевой счетчикимпульсов, а также компараторключ,...

Номер патента: 1127011

Опубликовано: 30.11.1984

Авторы: Денисенко, Долголенко, Засыпкин, Трунов

МПК: G11C 29/00

Метки: запоминающее, контролем, оперативное, хэммингу

...по,Хэммингу, выходы которого подключенык одним из входов накопителя команди второго накопителя данных, другиевходы которых соединены с выходами3 1127первого и второго блоков местногоуправления, управляющие и адресныевходы которых подключены соответственно к адресному и управляющемувходам устройства, другой выходблока управления соединен с адресным входом устройства, выходы блокаконтроля по Хэммингу и выходы и. входй накопителя команд и второгонакопителя дан,ых соединены соответ-. .10ственйо с инФормационными выходом ивходом устройства.,Кроме того, каждый блок местного .управления содержит первый и второйдополнительные регистры адреса, блок 15.коммутатор и элементы И-НЕ с первогопо пятый, причем первые входы элементов И-НЕ с первого...

Номер патента: 1127012

Опубликовано: 30.11.1984

Авторы: Гарбузов, Паращук, Шарапов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...верхней строке матрицы.Разряды 81 проверочного слова получаются сложением. по модулю два разрядов второй строки, а разряды82 - третьей строки Н-матрицы. Разряд общей четности определяется как 80 ф = 80 + 81 82.При возникновении ошибок в 1 иразрядах хранимого в накопителе слова значения разрядов 81 и 82 проверочного слова, определяются-.Р "О (1 "Разряд общей четности 80+ = О,Прн возникновении ошибки в одномразряде хранимого слова выполняютсяусловия 4В осиову работы предложенного устройства положены следующие теоретические предпосылки.Повышениетребований к надежности, запоминающих устройств (ЗУ) на полупроводниковых запоминающих микросхемах привело.к необходимости.применения корректирующих кодов Боуэа-Чоудхури-Хоквингема (БЧХ),исправляю-...

Номер патента: 1128294

Опубликовано: 07.12.1984

Авторы: Брюхович, Касиян, Кейбаш, Чофу

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...выход которого подключен к первым входам дополнительных накопителей, одни из входов регистра контрольной информа ции подключены соответственно к выходам дополнительных накопителей и второму выходу логического блока, а .выходы - к вторым входам дополнительных накопителей и третьему вхо" ду логического блока, первый выход ;блока управления подключен к третьим входам дополнительных накопителей. и мультиплексора, другому входу регистра контрольной информации и одному из входов буферного регистра, другие входы которого соединены со-. ответственно со вторым. входом регист ра числа и информационным входом устРойства, а .выход подключен к третьему входу накопителя.На фиг. 1 изображена структурная схема предложенного,устройствами...

Номер патента: 1129654

Опубликовано: 15.12.1984

Авторы: Кулик, Попов, Суд, Унтилов

МПК: G11C 29/00

Метки: запоминающее, магнитное, оперативное

...и дешифратор 5 адреса и вторую группу формирователей 6 сигналов, накопитель, состоящий из запоминающих матриц 71 - 7 х на ферритовых сердечниках 8, прошитых адресными обмотками 9 и 10 и обмотками 11, - 11 к считывания, одни концы которых подключены к шине 12 нулевого потенциала, а другие соответственно - к выходам формирователей 3 и 6 и к входам усилителей 131 - 13 к считывания, Устройство также содержит элементы И 141 - 14 к, триггеры 151 - 15 к, образующие регистр прямого кода, дополнительные триггеры 16 16 к, образующие регистр инверсного кода, и группы элементов И, каждая из которых состоит из элементов И с первого по шестой (например, элементы И 17 - 22 с первого по шестой 1-я группа - элементы И 17 к - 22 к с первого по шестой)...

Номер патента: 1129655

Опубликовано: 15.12.1984

Авторы: Дербунович, Либерг

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...с шиной нулевого потенциала, второй вход первого ключа и управляющие входы накопителя являются управляющими входами устройства, контрольными выходами которого являются счетные выходы счетчика,На чертеже представлена функциональная схема предложенного устройства.Устройство содержит накопитель 1, первый 2 и второй 3 информационные регистры,адресный регистр 4, элементы ИЛИ 5, первый 6 и второй 7 блоки свертки по модулюдва, сумматор 8 по модулю два, счетчик 9с счетными выходами 10, элемент И - ИЛИ -НЕ 11, элемент И - НЕ 12, элемент И 13,триггер 14. На чертеже обозначены первый15 и второй 16 управляющие входы накопителя 1, Устройство содержит также первый17 и второй 18 ключи. Элементы И - ИЛИ -НЕ 11, И - НЕ 12, И 13 и триггер 14 могутбыть...

Номер патента: 1129657

Опубликовано: 15.12.1984

Авторы: Колесник, Масленников, Насибуллин, Ольшанский

МПК: G11C 29/00

Метки: запоминающее, резервированное

...структуоная схема предлагаемого устройства; на фиг. 2 - временные диаграммы его работы.Устройство содержит первый 1, второй 2 и третий 3 блоки памяти, входы которых соединены с адресной шиной 4 и шиной 5 управления (обращения), а выходы - с первыми входами первого 6, второго 7 и третьего 8 компараторов соответственно, вторые входы которых соединены с шиной данных 9 и входом мажоритарного блока 10, входы которого соединены с выходами блоков 1, 2 и 3 памяти. Выходы компараторов 6, 7 и 8 соединены с входами элемента И 11, выход которого через формирователь 12 импульсов соединен с управляющим входом элемента1 О задержки 13, вход которого соединен с шиной 5 обращения, а выход - с шиной 14 готовности.Устройство работает следующим образом...

Номер патента: 1129658

Опубликовано: 15.12.1984

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...блоков сравнения, вторые входы которых являются одним из входов блока, а выходы соединены с входами эле мента ИЛИ, выход которого соединен с управляющим входом четвертого коммутатора, другие информационные входы которого и второй вход первого блока сравнения являются другим входом блока.На фиг. 1 изображена функциональнаясхема предложенного устройства; на фиг. 2то же, блока выборки информации,Устройство (фиг. 1) содержит регистр 1адреса, один из разрядов 2 которого служитдля занесения признака обращения к первому 3 или второму 4 рабочим блокам памяти,первый резервный блок 5 памяти, в которыйзанесена информация, равная сумме кодов,содержащихся в одноименных ячейках первого 3 и второго 4 рабочих блоков памяти,второй резервный блок 6...

Номер патента: 1130897

Опубликовано: 23.12.1984

Авторы: Горшков, Николаев, Попов

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...осуществляется по адресу, который формируется в счетчике 14, а затем вьдается в регистр 4, а обращение к ячейке дополнительного накопителя 20 - по адресу, который формируется в счетчике 23 и выдается на регистр 21.В режиме записи в счетчик 23 по входу 39 принимается адрес начала свободных ячеек накопителя 20, а на управляющий вход 36 подается нулевой сигнал.При записи каждого слова в накопитель 1 выполняются следующие операции; проверка работоспособности ячейки накопителя 1 и запись в нее информации, формирование результирующего бита четности адреса и записываемого слова и запись его в счетчик 13, коррекция кода величины массива информации, формирование очередного адреса записи и установка в ну-, левое состояние регистра 18.При...

Номер патента: 1133621

Опубликовано: 07.01.1985

Авторы: Бабенко, Игнатьев, Мызгин, Неклюдов, Нестеров

МПК: G11C 11/40

Метки: варианты, его, запоминающее

...подключены к первым выводам первого ивторого источников тока выборки,вторые выводы которых соединены сшиной напряжения питания, дешифратор выбора строк, состоящий из элементов И, каждый из которых состоит 30из резистора и диодов, аноды кото"рых подключены к первому выводурезистора, второй вывод которогосоединен с шиной нулевого потенциала,буферные элементы, каждый из кото- Зрых состоит из первого, второго итретьего транзисторов, база второготранзистора подключена к эмиттерутретьего транзистора, база которогоявляется адресным входом устройства, 40а коллектор соединен с шиной нуле"вого потенциала, база первого транзистора подключена к первой шинеопорного напряжения, катоды диодовэлементов И подключены к коллекторам первых или вторых...

Номер патента: 1133622

Опубликовано: 07.01.1985

Авторы: Братальский, Златников, Левнев, Сыроватский

МПК: G11C 19/00

Метки: буферное, запоминающее

...являются другие входы второго элемента И, а выходами - 1выходы первого и второго триггеров и элементов И.1133622 На фиг. 1 представлена функциональная схема буферного запоминающего устройства; на фиг. 2 - структурная схема блока местного управления.Буферное запоминающее устройство1 фиг. 1) содержит накопитель, выполненный в виде матрицы триггеров11" 1 яз, первую группу элементов И2 - 2, коммутаторы 3 в Зз, вторуюгруппу элементов И 4 в 4, блок 5 1 Оместного управления, входы 6 и выхо-ды 7.Блок 5 местного управления имеетвход 8 команды, вход 9 стробасопровождения информации и вход 10 синхронизации.На выходах узла 5 формируютсясигналы, поступающие на шины разрешения, выходы: записи 11, разреше.ния чтения 12, управления приемом13 и...

Номер патента: 1133623

Опубликовано: 07.01.1985

Авторы: Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...собой группу сумматоров по модулю два, блок 25 свертки, блок 26 анализа, группу элементов И 27. Блок 26 анализа имеет выходы 28-31 с первого по четвертый.Блок 26 анализа(фиг. 21 содержит первый 32, второй 33, третий 34 и четвертый 35 элементы И, первый 36 и второй 37 элементы ИЛИ, последний имеет вход 38. Устройство также содержит элементы НЕ 39 -39 с перво. Го по пятыйеБлок 14 контроля(фиг, 3)содержит регистр 40 сдвига, группу элементов НЕ 41, элемент ИЛИ-НЕ 42 и блоки 431 - 43 сравнения (где к - разрядность хранимого в накопителе слова), Каждый блок 43 содержит сумматор 44 по модулю два, элементы И 45-50 и элементы ИЛИ 51 и 52.Устройство работает следующим образом.В исходном состоянии счетчик. 17 обнулен. Для каждого линейного...

Номер патента: 1133624

Опубликовано: 07.01.1985

Авторы: Дичка, Дробязко, Корнейчук, Орлова, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...4.Каждый из регистров устройства представляет собой группу П -триггеров. Например, в регистре 2 входыП всех триггеров соединены с выходами накепителя 1, прямые выходы триггеров подведены к входам блока 4, а инверсные - к входам накопителя 1.Синхровходы С всех триггеров соедине. ны межцу собой и подключены к одному из выходов блока управления.Пример реализации блока 13 управления приведен на фиг. 2. В его состав входят 21 -триггеры 14,11 б - триггер 15, дешифратор 16, элементы И 17, ИЛИ 18, а также И-ИЛИ 19.После подачи питания исходное состоя. ние блока управления устанавливается по сигналу "Сброс", устанавливающему все 3 К -триггеры в нулевое состояние, а работа блока управления начинается подачей сигнала "Пуск", посту. пающего по...

Номер патента: 1133625

Опубликовано: 07.01.1985

Авторы: Воронин, Сазонов, Титов, Юматов

МПК: G11C 29/00

Метки: динамическое, запоминающее, коррекцией, ошибок

...входом первого элемента ИЛИ, второй вход котороГО подключен к выходу второго элемента И и второму входу второго элемента ИЛИ, третий вход которого соединен с выходом третьего элемента И, выхоцы первого и второго элементов ИЛИ являются соответственно первым и вторым выходами блока управле3 11336ния, третий вход первого элемента Исоединен с первым входом третьегоэлемента И и вторым входом регистрасдвига, первый вход триггера, первыйвход регистра сдвига, первый и третий входы первого элемента И являются входами блока управления.На фиг. 1 приведена структурнаясхема устройства; на фиг. 2 - скемаблока управления.10Запоминающее устройство содержитнакопитель 1 на полупроводниковыхэлементах памяти 1, формирователь 2корректирующих сигналов,...

Номер патента: 1134967

Опубликовано: 15.01.1985

Авторы: Билык, Бурик, Гук, Загородний

МПК: G11C 21/00

Метки: запоминающее

...первым входомпервого сумматора, выход которогоявляется вторьщ выходом устройства,второй вход первого сумматора соединен с выходом ключа, первый вход которого соединен с первым выходомблока управления, второй вход ключаявляется первым входом устройстваи соединен с первьщ входом второгосумматора, выход которого соединен с 50первым входом коммутатора второйи третий входы которого соединеныс вторым и третьим выходами блокауправления, псрный и второй ныходыкоммутатора соединены соответственно с входом блока управления и свходом линии задержки, второй входвторого сумматора является вторым входом устройства, четвертый выход блока управления соединен с вторым входом масштабирующего усилителя.На фиг. 1 изображена функциональная схема...

Номер патента: 1136218

Опубликовано: 23.01.1985

Авторы: Бедерсон, Горбачев, Калганов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...входном напряжении, а при напряжениях близких к нулк 55 абсолютная и особенно относительная погрешность устройства оказываются весьма значительными. Цель изобретения - повышение точности аналогового запоминающего устройства путем уменьшения относительной погрешности запоминания малых иотрицательных напряжений,Указанная цель достигается тем,что в аналоговое запоминающее устройство, содержащее переключатель,первый вход которого является входомустройства, а выход - соединен с входом интегратора, выход которого является выходом устройства, преобразователь напряжение - частота, выходкоторого соединен с входом блока управления и управляющим входом генератора импульсов, выход которого соединен с входом первого ключа, выход которого...

Номер патента: 1137538

Опубликовано: 30.01.1985

Автор: Подтуркин

МПК: G11C 29/00

Метки: запоминающее, оперативное, резервированное

...ошибки 31, счетчик 32. регистрг адреса ошибки 33 и четвертый элемент ИЛИ 34. Выходы регистров 31, ЗЗ и счетчика 32 соединены с информационной шиной 11, а их стробирующие входы соединены с выходом четвертого элемента ИЛИ 34, входы которого соеди-" нены с информационньяи входами реги стра кода ошибки 31 и с группой вы- ходов 23 блока контроля 7. Информаци"50 онные входы регистра адреса ошибки 33 соединены с группой адресных входов 12. Устройство работает следующим об" разом.Адреса поступают на входы адреса 2, даниые поступают и вццаются на информационную шину 11. Режимы записи или считывания задаются подачей навход управления записью-считыванием 13 соответственно единичного и нулевогб уровня. Управление режимом резервирования...

Номер патента: 1137540

Опубликовано: 30.01.1985

Авторы: Самойлов, Щербаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...работы предлагаемого устройства заложено использование корректирующего кода, допускающего мажоритарное декодирование.Устройство работает следующим образом.Режим записи.В этом режиме на входы устройства поступают импульс обращения признак операции "Запись" потенциал "1" информационное слово и код адреса. Информационное слово подается на входы блоков 1 и 3. В блоке 3 разряды информации подключаются к входам сумматоров по модулю два в соответствии с алгоритмом, представленным в виде Н-матрицы (Фиг,3), например, для корректирующего кода"45, 36". В результате на выходекаждого сумматора образуется суммапо модулю два, являкецаяся одним иэ дополнительных избыточных разрядовКаждый разряд информационного словавходит один раз в две и только в две)...

Номер патента: 1137541

Опубликовано: 30.01.1985

Авторы: Бобырь, Вайткус, Рябуха

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...сигнал соответствует режиму записи,а единичный - режиму считьвания информации с накопителя .При записикаждого слова в накопитель 1 выполняются проверка работоспособности ячейки накопителя 1и запись в нее информации; формирование результирующего бита четностиадреса и записьваемого слова и запись его в счетчик 32; коррекция конечного адреса записьваемого массива информации; формирование очередного адреса записи и обнуления регистра 4,Так как в режиме записи на входе 42 действует нулевой сигнал, то триггеры 27 и 28 не изменяют своего исходного состояния, В этом случае элемент И 16 и элементы И 26 группы по одному, входу открыты, так как на инверсном выходе триггера 28 - единичный сигнал, При проверке работоспособности ячейки нако-...

Номер патента: 1138835

Опубликовано: 07.02.1985

Авторы: Берсон, Гольдреер, Кизуб, Лисицын, Седов

МПК: G11C 19/00

Метки: буферное, запоминающее

...выходом предыдущего информационного регист- . ра, а последнего в цепочке - с управляющим входом 17 продвижения информации. Эти связи служат для распространения сигнала продвижения информации по цепочке информационных регистров 1 (управляющий выход - первый вход синхронизации, Второй вход синхронизации каждого -го информационного регистра 1 (1=1,п, где и - число информационных регистров 1 в цепочке) подсоединен к выходу д-го разряда реверсивного сдвигового регистра 2 управления. С помощью этих связей регистр 2 управления задает на каждом информационном регистре 1 один из двух режимов: пропускания входной информации на выхоД или записи входной информации по отрицательному фронту сигнала на первом входе синхронизации, который усп-го...

Номер патента: 1138836

Опубликовано: 07.02.1985

Авторы: Белалов, Дичка, Журавский, Забуранный, Корнейчук, Орлова, Рудаков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...адресячейки накопителя 1, при чтении информации из которой имеет место ошибка, в разряды 31 записывается значение синдрома; определяемое блоком 3,в разряд 32 - признак однократнойошибки, в разряд 33 - признак многократной ошибки.Блок 18 управления (фиг. 2) состоит из двухвходового элемента И 34,двухвходового элемента ИЛИ 35, двух-,трехвходовых элементов ИЛИ 36 и 37и двухвходового элемента ИЛИ 38.Выход 14 блока 12 подключен к первому входу элемента ИЛИ 36, выход 15 - к второму входу элемента ИЛИ 36, первому входу элемента ИЛИ 37 и первому входу элемента ИЛИ 38, выход 16 - к первому входу элемента ИЛИ 35, выход 17 - к первому входу элемента И 34. Выход 19элемента ИЛИ 10 соединен с вторымвходом элемента ИЛИ 35 и вторым инверсным входом...

Номер патента: 1140167

Опубликовано: 15.02.1985

Автор: Тур

МПК: G11C 11/00

Метки: варианты, запоминающее

...емкости устройства.Цель достигается тем, что в запо 15минающее устройство, содержащееблок памяти и выходной .регистр, информационные входы которого соединены с соответствующими выходами блокапамяти, выходы выходного регистра20являются информационными выходамиустройства, а управляющий вход выходного регистра является управляющим входом устройства, дополнительно введены генератор кода "1" итриггер, причем выход генераторакода "1" соединен с установочнымвходом триггера, управляющий входкоторого соединен с управляющим входом выходного регистра,Согласно второму варианту в запоминающее устройство, содержащееблок памяти и выходной регистр, информационные входы которого соединены с соответствующими выходами блока памяти, выходы выходного...