Патенты с меткой «запоминающее»

Номер патента: 894797

Опубликовано: 30.12.1981

Авторы: Бородин, Егорова, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...формирователь 4 контрольных разрядов, первый формирователь 5 четности, соединеннымн также с выходами, первый блок 6 формирователей четности, блок 7 контроля, информационные выходы 8, второй формирователь 9 четности, второй формирователь 10 контрольных разрядов, второй блок 11 формн 1 О 15 20 25 30 35 40 45 рователей четности, а также второй блок 12 элементов И.Устройство работает следующим образом.Коды чисел, подлежащих записи в очередном цикле записи, поступают на входы нако. пителя 1, а также на входы первого формиро. вателя 4 контрольных разрядов по модулю 3 и входы первого блока 3 элементов И. Блок 4 содержит М формирователей контрольных разрядов по модулю 3, каждый из которых определяет вычет своего 4-х разрядного моду. ля...

Номер патента: 894798

Опубликовано: 30.12.1981

Авторы: Брянцев, Гайдуков, Тафинцев, Титов

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, оперативное, ошибок, типа

...через рабочие 19 и стабилизирующие 20 магнитные сер дечники числовых.линеек накопителя 1, соеди. иены последовательно и подключены соответственно к выходам 4 и 5 накопителя 1.Блок 10 контроля может быть построенлюбым из известных методов например, приконтроле по модулю два блок 10 контролябудет фиксировать факт ошибки в нечетномчисле разрядов.Устройство работает следующим образом.Неисправность, возникшая в одном илинескольких разрядах накопителя 1 обиаружи.вается при считывании информации, причемфакт ее возникновения регистрируется блоком10 контроля, а место - элементами ЭКВИВАЛЕНТНОСТИ группы 11. При наличии управ.ляющего сигнала на выходе блока контроляпроизводится исправление всех ошибок путем 35инвертирования тех...

Номер патента: 896690

Опубликовано: 07.01.1982

Авторы: Колодченко, Костинский, Хрусталев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...к выходу второго повторителя напряжения, вторые входы усилителя, порогового элемента и третий вход формирователя импульсов подключены к шине нулевого потенциала, первый выход формирователя импульсов соединен с первым входом пер 6690 1 О 15 25 20 30 35 40 45 50 55 4вого ключа, второй вход которого соединен с шиной нулевого потенциала, второй выход формирователя импульсов соединен с первым входом второго ключа, выход которого подключен к одной из обкладок конденсатора, второй вход второго ключа соединен с шиной нулевого потенциала.Сущность изобретения поясняется чертежом, на котором изображена функциочальная схема предложенного устройства.Устройство содержит повторители 1 и 2 напряжения, шину 3 питания, пассивный элемент 4, элемент 5...

Номер патента: 693853

Опубликовано: 07.01.1982

Авторы: Смирнов, Софийский

МПК: G11C 21/00

Метки: динамическое, запоминающее

...В результате в элемент 6 памяти по адресу обращения записывается избыточный код числа, в котором может быть один ошибочный разряд (это эквивалентно появлению однократной ошибки в записанном кодс числа).В режиме чтения избыточный код числа считывается из элементов 6 памяти на регистр 11 информации. При этом элементы 6 памяти, образующие один из разрядов запоминающего устройства, в котором при чтении происходит регенерация информации, могут либо совпасть, либо не совпасть с элементами 6 памяти, в которых регепсрация информации происходила при записи кода числа. В первом случае считанный избыточный код числа может содержать нс более одного ошибочного разряда, а во втором случае - не более двух ошибочных разрядов. Дсшифратор 9 определяет...

Номер патента: 705901

Опубликовано: 07.01.1982

Авторы: Смирнов, Софийский

МПК: G11C 11/401, G11C 7/00

Метки: запоминающее

...переключателей 10.В результате на первые входы соответствующих элементов 1 памяти, образующих один из разрядов ЗУ, проходит код адреса регенерации, а на первые входы остальных элементов 1 памяти, проходит код адреса обращения. При этом в режиме записи код числа, поступающий по первым числовым шинам 4 на входы шифратора 9, преобразуется им в иабыточкый код числа, позволяющий исправлять многократные ошибки. Поскольку во время цикла регенерации в элементы памяти 1, в которых осуществляется регенерация информации, запись кода происходить не может, то поступающий с выхода шифратора 9 избыточный код числа записывается только в те элементы 1 памяти, на первые входы которых поступает код адреса обращения, В результате этого в элементы 1...

Номер патента: 898502

Опубликовано: 15.01.1982

Авторы: Андреев, Поскребышев, Пресняков, Семенов

МПК: G11C 19/00

Метки: запоминающее

...входы 9 являются шинами управления сменой формата слова ЗУ, а входы10 соединены со старшей частью 4 регистра 2.Устройство работает следующим образом.Перед обращением к ЗУ с записью илисо считыванием на входы 9 коммутатора 7 подается код управляющих потенциалов В , В зависимости от кода В и старших разрядов адреса, поступающихна входы 10 блока анализа формата слова 7 из старшей части 4 регистра адреса 2, на выходе 8 вырабатываются потенциалы, разрешающие обращение к модулю или группе модулей. Иэ младшейчасти 3 регистра адреса 4 поступаютмладшие разряды кода адреса для выбора в модуле или группе модулей ячейки памяти. Один модуль вмещаетсловдлиной в один байт. Если число модулейравно , то организация ЗУ может иэсебя представлять...

Номер патента: 898503

Опубликовано: 15.01.1982

Авторы: Острась, Энтин

МПК: G11C 11/00

Метки: запоминающее

...элемент ИЛИ 28 и элемент НЕ 29,Выходы элементов И 24-27 соединены соответственно со входами элементаИЛИ 28, выход которого подключен ковходу эпемента НЕ 29. Первый вход первого элемента И 24 соединен с первымивходами третьего 26 и четвертого 27элементов И и явяяется первым входомдешифратора 13. Второй вход эпементаИ 24 подкпючен к первому входу второго 25 и второму входу третьего 26 элементов И и явпяется вторым входом дешифратора 13, Третий вход эпемента И24 соединен со вторыми входами второго 25 и четвертого 27 элементов И иявпяется третьим входом дешифратора13. Третьи входы второго 1 25, третьего 26 и четвертого 27 элементов И явпяются четвертым входом дешифратора13, Выходы элемента НЕ 29 и эпемента ИЛИ 28 являются соответственно...

Номер патента: 898506

Опубликовано: 15.01.1982

Авторы: Бородин, Бузунов, Буренков, Карамов, Качиони, Шубинский

МПК: G11C 19/00

Метки: запоминающее

...считываемыхслов по адресным шинам 11 и счетчикиадресов 10 по каждому тактовому импульсу, поступающему на управляющейшине 8 на первые счетные входы счетчиков 10 при этом счетчики адресов 10ведут счет тактовых импульсов. Одновременно по каждому тактовому импульсупроизводится сдвиг хранящейся в накопи 6 4теле 1 последовательности на один разряд вправо, В моменты времени, когда коды счигываемых слов содержимого накопителя 1 находятся в разрядах регистра, имеюших выходные шины 14, в соответствии с заданными адресами слов происходит обнуление счетчиков адресов 10, при этом формирователи импульсов переполнения 15 формируют сигналы переполнения счетчиков адресов 10, которые поступают на входы регистра 7 и устанавливают в 1 соответствующие...

Номер патента: 898509

Опубликовано: 15.01.1982

Авторы: Аль-Укейли, Дичка, Дробязко, Кениг, Киян, Корнейчук, Орлова

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...АдА .После кодирования число записывается в ячейку накопителя 3, адрес 20которой указан в регистре адреса 1.При чтении слова производитсяопределение значений контрольныхразрядов А-А по которым производится обнаружение и исправление Иошибок.Характерной особенностью предла-фгаемого кода являетея независимостьчисла контрольных разрядов от количества исправляемых ошибок.ЗОПо адресу, указанному в регистреадреса 1, число считывается из накопителя 3 и поступает на регистр прямого кода 4, с прямого выхода которого по сигналу блока управления 16информация поступает на первый блокдекодирования 2, где вычисляютсязначения контрольных Разрядов А-Ащ,которые анализируются элементамиИЛИ группы 14. Если в результате щанализа оказывается, что ошибки...

Номер патента: 898510

Опубликовано: 15.01.1982

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...14 сигналов, адресные входыкоторого подключены параллельно ко входам 6запоминающего устройства через дополнительные дешифратор адреса 15 и регистр адреса16, а также группу элементов И 17.Информационные и контрольный выходынакопителя 1 подключены соответственно кодним из входов первого 7 и второго 8 блоков контроля, выходы которых соединены совходами элемента И 9, Информационные иконтрольный выходы накопителя 12 подключены к другим входам блоков 8 и 7. Первыевходы элементов И 17 соединены с информационными выходами накопителей 1 и 12, авыходы подключены к выходам устройства 11.Запоминающее устройство с самоконтролемработает следующим образом.По адресу, подаваемому на входы 6 запоминающего устройства из внешнего устройства,из эон...

Номер патента: 898511

Опубликовано: 15.01.1982

Автор: Соколов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...в операции "ело.жение", Наличие сигнала на выходе схемысравнения 5 обеспечивает перезапись следу.ющего кода операции, например "умножение",из блоков ЦВМ в счетчик формирователя 2,после чего обнуляются сумматоры 4 и 10. Далее, формирование всех следующих адресовщя введенного кода операции (например "умножение") осуществляется в формирователе 2,Иэ накопителя 1, в соответствии с каждымиэ адресов, поступающим на его вход из фор. мирователя 2, выбирается слово с сигналамиуправления, коммутации фаз и контроля. Сиг.налы управления поступают с одних их вы.ходов накопителя 1 параллельно на все соот.ветствующие входы коммутаторов 7. На вхо.ды дешифратора 8 подаются сигналы комму.тации с других выходов накопителя 1. Сигналы контроля (например,...

Номер патента: 900314

Опубликовано: 23.01.1982

Авторы: Губа, Косов, Савельев

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...устэойстве и вызывает срабатывание треть. 5 900и второй счетчики импульсов 12 и 13,триггеры 14, 15 запуска, блок 16сравнения, третий Формирователь 17импульсов, блок 18 задержки, первыйэлемент 19 И, второй элемент 20 И, 5третий элемент 21 И, первый элемент22 ИЛИ, второй элемент 23 ИЛИ, третий элемент 24 ИЛИ,В режиме считывания работа предложенного полупостоянного запоминающего устройства ничем не отличается от работы известного. По сигналу "Запуск" срабатывает по выбранному адресу один из формирователейтоков записи, на выходных разрядныхшинах считывания-записи появляютсясигналы "1" и "О", которые усиливаются, Формируются усилителями воспроизведения и передаются в другие устройства 11 ВИ. гоВ режиме записи новой информацииработа...

Номер патента: 900315

Опубликовано: 23.01.1982

Авторы: Абрамян, Жуковская, Зедгинидзе, Иманов, Клдиашвили, Кобахидзе, Тодуа, Шемягин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...и второй входы второго 22 и вход третьего 23 элементов И являются соответственно входами с первого по четвертый блока 7.Устройство работает следующим образом.Во всех режимах работы (запись, чтение, опрос) сигнал обращения осуществляет общую синхронизацию работы устройства, поэтому уровень логического "0" на вход 19 обращения приходит после подачи сигналов информации и маски на входы 12 и 13 и управляющих сигналов режимов работы. Таким образом, сигнал обращения приходит последним и снимается первым, При отсутствии сигнала обращения поле ассоциативной памяти находится в состоянии покоя, т.е. на всех входах матрицы присутствует уровень логической "1", В работе устройства активным считается уровень логического"0".В режиме чтения уровень...

Номер патента: 900316

Опубликовано: 23.01.1982

Авторы: Розман, Утяков, Шехватов, Шустенко

МПК: G11C 17/00

Метки: запоминающее, перепрограммируемое, постоянное

...накопителя 1 устанавливаются в начальное положение, представляемое на выходе как логический нуль. Запись информации производится следующим образом. После поступления адреса на шины 3 адресный блок 2 и коммутатор 4 выбирают информационный запоминающий 45 элемент матричного накопителя 1, к которому произошло обращение. Одновременно: выбирается дополнительный запоминающий элемент из блока памятиэталонных напряжений 12, принадлежа щий этой же строке. На шине 1 О управ- ленив присутствует потенциал, разрешающий режим записи, и блок усилителей через коммутатор 4 подключает ин" формационные шины 9 с присутствующим 55 на них кодом к матрице запоминающих ,элементов матричного накопителя 1 и к соответствующему дополнительному 6 фзапоминающему...

Номер патента: 900317

Опубликовано: 23.01.1982

Автор: Шилинговский

МПК: G11C 19/00

Метки: запоминающее

...первого разряда выбранногочисла подается первый тактовый сигнал на тактовую шину 13, и информация сдвигается на один разряд по кольцу только в той части кольцевогосдвигового регистра 1, которая охвачена цепью переноса из старшего разряда в младшии, тем самым подключаяк выходу устройства следующий разряд5 9003 начального кода, который является вторым разрядом выбранного числа. После сформирования на выходе устройства второго разряда на тактовую шину 13 подается второй тактовый сигнал, и информация снова сдвигается е этой же части кольцевого сдвигового регист" ра 1 на один разряд по кольцу, подключая к выходу устройства следующий разряд начального кода, который яв ляется третьим разрядом выбранного числа.После проведения Псдвигов...

Номер патента: 902073

Опубликовано: 30.01.1982

Авторы: Бикмухаметов, Матвеев, Тахаутдинова, Трусфус

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...работу устройства на примере поиска множества признаков, входящих в окрестность максимального признака. 30Перед началом работы все триггеры 4 (фиг. 1) устанавливают в единичное состояние по входам 14, на вход 13 подаются нулевые сигналы, что соответствует установке всех разрядов сравниваемого признака в единичное состояние. Сравнение разрядов признаков, хранящихся в регистрах 1, ведут последовательно, начиная со старших, с помощью элементов НЕРАВНОЗНАЧНОСТЬ 2, Первое встретившееся неравенство фиксируется нулевым сигналом на выходе соответ ствующего элемента НЕРАВНОЗНАЧНОСТЬ 2, который через элемент ИЛИ-НЕ 3 устанавливает триггер 4 в нулевое состояние, причем анализ последующих разрядов соответствующего признака блокируется. Когда...

Номер патента: 903971

Опубликовано: 07.02.1982

Авторы: Концевой, Костюк, Марков, Моисеев, Переслегин, Румянцев, Сбытов, Тузлуков

МПК: G11C 19/00

Метки: буферное, запоминающее, многоканальное

...регистрации, расположены подряд, номер первого и последнего слова, а в блоке 12управления устанавливается соответствующий режим работы.Вся оперативная память разбивается на эоны. Для каждого канала отво"дится зона величиной 2 И ячеек(где Н - число слов, поступающих по1-му каналу). В блок 18 записываетсяномер первой ячейки зоны, двух средних и последней, Например, пустьМ; = 60 и для данного канала отводятся ячейки с номера 101 по 220 блока 2 оперативной памяти. В этом случае в блок 18 записываются номераячеек 101, 160, 161 и 220. Ячейкис номера 101 по 160 будем называтьпервой половиной эоны, причем ячейка 101 - первая, а, 160 - последняяданной половины зоны. Ячейки с номера 161 по 220 будем называть второйполовиной зоны, причем...

Номер патента: 903972

Опубликовано: 07.02.1982

Авторы: Болдырев, Верниковский, Калошкин, Левитман, Попов, Савотин, Сухопаров, Фомин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...введе-.ны элемент 11 согласования на транзисторе и дополнительный эмиттерныйповторитель 12, генератор 13 тока, ырезистор 14 и делитель напряжения изрезисторов 15 и 16. Кроме того, вкаждую строку ячеек накопителя вве 903972ден дополнительный инжекционный эле"мент 17 памяти, полностью соответствующий половинке триггерной ячейкипамяти, Элемент 17 снабжен разряднойшиной 18, подключенной к генератору 13 тока и к эмиттеру транзистораэлемента 11, согласования. Коллектортранзистора элемента 11 согласованиячерез резистор 14 выведен на положительный полюс источника питания. Наэтот же полюс выведен коллектор до-.полнительного эмиттерного повторитегня 12. База дополнительного эмиттерного повторителя 12 подключена к коллектору транзистора элемента...

Номер патента: 903973

Опубликовано: 07.02.1982

Авторы: Луговцов, Луговцова

МПК: G11C 11/00

Метки: запоминающее

...специаль" ной кнопки, импульсы с выхода которого через элемент 18 задержки поступают на счетный вход счетчика 2 и устанавливают его в состояние, соответствующее числу поступающих на его вход импульсов. Состояние счетчика дешифрюруется дешифратором 19, с выхода которого импульс поступает, например, на третий вход десятого элемента И пятой группы 21, который открывается и .пропускает единичный импульс, например, десятого разряда кода на единичный вход соответствующего триггера первой группы 6, после установки которого в единичное состояние остальные триггеры этой группы продолжают находиться в нулевом состоянии. Элемент И первой группы 10, подключенный к нулевому выходу выбранного (деся 7 90397Нулевые выходы первого 4 и второго 5...

Номер патента: 903974

Опубликовано: 07.02.1982

Авторы: Исаев, Огнев, Розанов, Сарычев, Шамаев

МПК: G11C 11/00

Метки: блоков, запоминающее, обнаружением, отказавших

...выходыподключены ко входам элемента И-НЕ21, выход которого соединен со вхо 90397 МПосле прохождения теста номера строк,где зафиксированы отказы, накапливаются в регистре 11, соот ветствующие этим отказам номера столбцов- в.регистре 12, номер отказавшего ад ресного формирователя 3 - в регистре 13Определение типа отказавшего блока по содержимому регистров проводит. ся согласно табл, 3. В ней указаны 1 о значения прямых выходов соответствующих регистров. В каждом строке табл, 3 задаются необходимые условия, которые должны выполняться одновременно, 5 Тип отказа фиксируется логической единицей на соответствующем из выходов 28 - 31, а номер отказавшего блока - на выходах 25 - 27 устройства.Для первых трех типов отказов (табл, 3) во всех...

Номер патента: 903978

Опубликовано: 07.02.1982

Автор: Маркаров

МПК: G11C 11/14

Метки: доменное, запоминающее

...элемент 13, запускает следующую группу кристаллов.15 и 1 и т, д, Таким образом, со сдви гом на (1 тактов запускаются все группыь/кристаллов и начинается поиск требуемого адреса по первой группе кристаллов. При этом сигналы, поступающие на входы блоков 2 и 2 управления с выходов блока синхрониэапии, служат тактовыми сигналами для управления продвижением БМД в кристаллах. Следовательно, период продвижения БМД в кристаллах равен Т иТ,где Т - период поступления СС.После того, как находится требуемыйадрес, на блоки 2 и 2 управления подается сигнал "Запись" или "Считывание, В этот момент единица находится в первом разряде счетчика 12. В режиме записи синхронно с первым СС, пришедшим после этого, на вход устройства начинает подаваться с...

Номер патента: 903981

Опубликовано: 07.02.1982

Авторы: Зенцова, Сафонов

МПК: G11C 11/40

Метки: запоминающее

...11 питания, одни адресные входы 12 матричного накопителя 3, адресный дешифратор 13, другие адресные входы 14 матричного накопителя 3, адресный усилитель 15. Матричный накопитель 3 содержит запоминающие транзисторы 16 и разделительные транзисторы 17.Устройство работает следующим образом. В режиме считывания нагрузочные элементы 10 закрыты и находятся в непроводящем состоянии.Для того, чтобы опросить ячейку запоминающего устройства, открываются разделительные транзисторы 17, подключенные к одному из выводов адресного усилителя 15. Разделительные транзисторы 17 каждых соседних ячеек подключены к другому из выводов адресного усилителя 15 и закрыты, исключая про текание тока через эти ячейки.Одновременно с этим от другого адресного...

Номер патента: 903982

Опубликовано: 07.02.1982

Авторы: Попова, Свердлов, Соскин

МПК: G11C 11/40

Метки: запоминающее, постоянное

...устройство,содержащее запоминающие МОП-транзисторы с плавающими затворами, управляюшие затворы которых соединены с шинами М, истоки транзисторов соединеныс шиной Х, стоки транзисторов соединены с шинами Е, соединенными сис токами соответс твующих управляюнихтранзисторов, затворы которых соединены с управляющими шинами, а стоки - сшиной питания, и шину нулевого потенциала, введены дополнительные управляющие трназисторы, затворы которыхподключены к управляющим шинам, стоки - к соответствуюшим шинам, а истоки соединены с шиной нулевого потенНа чертеже представлена принципиальная схема постоянного запоминающего устройства,Устройство содержит запоминаюшие МОП-транзисторы 1 с плавающ;м и управляющим затворами, соединенными с шинами Э...

Номер патента: 903984

Опубликовано: 07.02.1982

Авторы: Андреев, Иванов, Малченко, Приходько, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное, репрограммируемое

...расположенных на адресных шинах 5, закодированы всевозможные комбинации с разрядностьюсоответствующей числу элементов вгруппе (числу дополнительных разрядных шин 9) .При подобном кодировании дополнительных ЭП и при инФормационном объеме накопителя й=щхпколичестводополнительных адресных шин б составит1 =од в,а количество М дополнительных разрядных шин 9 равноМ=од и,где и и щ соответственно информационная емкость и разрядность накопителя (число адресных и разрядныхшин) .При контроле целостности и незамкнутости разрядных шин 10 производится поочередный выбор дополнительных адресных шин 6 путем включения контрольных формирователей 3 отсоответствующих адресных инверторов1 (адресные шины 5, формирователи4 и дешифратор 2 отключены вне...

Номер патента: 903985

Опубликовано: 07.02.1982

Авторы: Вагнер, Сидоров

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...на третийбпока 10 задания масштабного коэффици- вход фиксатора 4 уровня, который в инента,которое обеспечивает подкпючение , тервапе 1 -1 отспежив е иь отспеживает и с моментатаких весовых коэффициентов цифроанапо времени Ф запоминает значение звписыгового цреобразоватепя 11, чтобы на его ваемой. в данном цикпе величины (фиг. 4 ).выходе сформировался сигнап Хвы(о) оъ- Поскопьку характеристика записи-счиличаюшийся от считанного сигнапа Мы тывания запоминающего эпементв 8 суна вепичину, не превышающую значения шественно непинейна (фиг. 3), его сосигнапа мпадшего веса (разряда). Таким 15 стояние после первой записи не соотве 1образом, осушествпяется привязка очи- ствует требуемому (рабочая точка натаиной вепичиныМЫ к этапонному уров-...

Номер патента: 903986

Опубликовано: 07.02.1982

Авторы: Гросс, Замятин, Нефедьева

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...доуровня потенциала Овых в соответствии свыражением овьх выхКос =" "вх Кос,(1)- выходной потенциал усилителя 10;- выходной потенциал повторителя 4;К ос - коэффициент передачи усилителя 10, определяемыйцепью обратной связи.В режиме хранения информации, который начинается с момента срабатыванияключа 5 по команде с шины 6 управления, помимо первой обкладки конденсатора 1, проводника 2, экрана 3 и обоихвыходов ключа 5, первый вход ключа 5,благодаря развязывающему элементу 7,также оказывается под потенциалом, равным Ояд, независимо от изменения входного сигнала Овх в этом режиме,Таким образом, вокруг проводника 2первой обкладки конденсатора 1 образуется замкнутый равнопотенциальный контур, практически снижающий до 0 токиутечки с этой...

Номер патента: 903987

Опубликовано: 07.02.1982

Авторы: Гросс, Замятин, Нефедьева

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...7 - 9, усилитель4510, шину 11 управления и шину 12 нулевого потенциала.Устройство работает следующим образом,8 режиме запоминания информациивходной сигнал через элемент 7, влюч50 5, токоподвод 3 заряжает конденсатор 1до уровня запоминаемого потенциала, который передается на выход усилителя 10в соответствии с выражениемй5 ООЗМ 6,иС- емкости конденсаторов 1и 2;Р -. оператор дифференцирования,Постоянная времени Т Йт 6 опре- б1депяет скорость заряда конденсатора 1,Т - Й- скорость заряда конденсатора 2,По окончании переходного процессазапоминания информации выражение (1)пишется следующим образом:/ Цв Ове1 0 (м+ т (.где К - коэффициент усиления по инвертирующему входу усилителя 10. 1 чТаким образом, на выходе устройствапроисходит...

Номер патента: 903988

Опубликовано: 07.02.1982

Автор: Полозов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...схема предлагаемого аналогового запоминающего устройства.Устройство содержит и-р-и-транзисторы 1-1, р-и-р-транзисторы 5-7, резисторы 7-9, накопительный элемент, например конденсатор 10, шину 11 стробирующего импульса, шины 12 и 13 питания, шину 11 напряжения смещения и шину 15 нулевого потенциала. Транзисторы 5-7 и резистор 9 образуют стабилизатор тока на основе токового зеркала. Транзисторы 3 и ч. и резистор 8 образуют управляемый генератор тока, Транзистор 2 включен по схеме диода.Предлагаемое устройство функционирует следующим образом.В режиме выборки на шину 11 подается стробирующий импульс, в результате чего открывается транзистор 4 и его ток перераспределяется между транзисторами 1 и 2 в зависимости от уровней сигнала на входе...

Номер патента: 903990

Опубликовано: 07.02.1982

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...слова отказавшей ячейки и аргументную часть 8 для запоминания адреса отказавшей ячейки, второй ассоциативный накопитель 9, состоящий из аргументов части 10 для хранения адреса отказавшей ячейки и признаковой части 11 для запоминания номеров отказавших разрядов, блок 12 управления, дешифратор 13, блок 14 анализа неисправностей, формирователь 15 импульсов вида отказа, адресные входы 16, информационные входы 16, информационные входы 17 и информационные входы 18.Блок 14 анализа неисправностей выполняют, например, из двух регистров 19 и 20, блока 21 сравнения кодов и шифратора 22.Устройство работает следующим образом.5 003На адресные входы 16 поступает адрес ячейки, к которой необходимо обратиться, а на информационные входы 18-...

Номер патента: 905857

Опубликовано: 15.02.1982

Автор: Яцкевич

МПК: G11C 11/00

Метки: запоминающее

...6. Каждому адресному блоку 1 соответствует определенный блок считывания 6, полосовой фильтр 18 которого пропускает сигналы с частотой генератора 12 данного адресного блока 1.Рассмотрим работу устройства в режиме считывания информации более подробно. Код адреса опрашиваемого элемента памяти 4 поступает на вход блока адреса 1, а точнее код адреса одной координаты поступает на вход первого дешифратора адреса 8 этой координаты, а код адреса другой координаты, поступает на вход второго дешифратора 9 другой координаты, при этом на одном выходе дешифратора 8 и одном выходе дешифратора 9 появляются логические сигналы, которые поступают на первые входы соответствующих ключевых элементов 7. Выходной сигнал генератора 12 в виде одно- полярных...