Патенты с меткой «запоминающее»

Номер патента: 1529287

Опубликовано: 15.12.1989

Автор: Мельник

МПК: G11C 11/00

Метки: запоминающее

...4адрес ячейки, куда оно должно быть:аписано. В дальнейшем при каждомфбращении в блок памяти записывается1 исло нового массива, а в регистры 34 4 поступают соответственно последующее число и его адрес. Одновременно из блока 2 памяти считывается50ранее накопленный массив чисел попоследовательным адресам, формируеЙым в счетчике 5 и проходящим через:коммутатор 7, который управляетсясигналом с прямого выхода триггера 8.После записи нового массива в блок55памяти и считывания ранее принятого из блока 2 памяти в устройство поступает следующий массив чисел, сопровождаемый сигналом, поступающимпо входу 12 записи. Этот сигнал сбрасывает счетчик 5 в нулевое состояние,а также переключает триггер 8. Сигналы с триггера 8 устанавливают блок1...

Номер патента: 1529292

Опубликовано: 15.12.1989

Авторы: Андреев, Бохонко, Давимука, Калынюк

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в ячейки 5 памяти. При этома конденсаторе 8 в ячейки 5 памятитслеживается входное напряжение устойства с погрешностью, вносимой диеренццальным усилителем 3. В то жеремя ца выход устройства поступаетапряжецие с выхода ячейки 4 памяти,оторое было запомнено в ячейке 5амяти в предыдущем такте выборки,Гри изменении состояния ключей на проивоположцое, как это показано на череже, устройство переходит в режимг ерезаписи цпряжецця с ячейки 5 па ти в ячейку 4 памяти, в результае чего ца выходе устройства устаавливается цовое вьборочое значениеходцого напряжения. Поскольку в этомежиме входное напряжение устройства,Подававшееся ца ицвертцрующий вход40,гггЬферегциального усилителя 3, в режиме выборки замещается выходным найряжегем устройства, то...

Номер патента: 1531160

Опубликовано: 23.12.1989

Авторы: Кокорев, Поляков, Цветков

МПК: G11C 11/00

Метки: запоминающее

...тому же алресу. Содержимоесчетчика 1 увеличив. ется на единицу,и производится обработка следующегочисла иэ исходного массива, хранящегося в блоке 3 памяти. Эта последовательность действий повторяется длякаждого исходного числа и, таким образом, производится подсчет количества чисел исходного массива по диапазонам их значений,Устройство может работать и в режиме обычного ЗУ. Для этого коммутаторы 2 и 7 адреса переключаются в режим передачи информации с выхода счетчика 1 на адресные входы блоков 3и 8 памяти соответственно. При этомустройство представляет собой два отдельных ЗУ с общим счетчиком адреса,информация из которых считываетсяв регистры 4 и 9 лиса.Кроме того устроиство может работать и в р,ким ЗУ с таблицей косвенной адресации на...

Номер патента: 1531164

Опубликовано: 23.12.1989

Авторы: Брагин, Лашевский, Сегаль

МПК: G11C 11/40

Метки: запоминающее, оперативное, полупроводниковое

...в результате пробоя подзатворного диэлектрика одного из ад ресных транзисторов основного элемента 2 памяти, адресная шина всегда имеет -потенциал подложки. Это приводит к невозможности доступа в основные элементы 2 памяти по данному адресу (блокировке .строки), так как адресные транзисторы всех элементов 2 строки закрыты, хотя соответствующий выход дешифратора 1 возбужден. Если соответствующий выход дешифратора 1 возбужден, т.е. на нем сформиро 55 ван сигнал логической "1", то на входе второго элемента НЕ 4 устанавливается сигнал логического "О". Так как адресная шина строки имеет напряжение логического "О" в результате замыкания затвора одного из адресных транзисторов на подложку, то и соответствующий выход второго элемента НЕ4 также...

Номер патента: 1531167

Опубликовано: 23.12.1989

Авторы: Гиль, Касяненко, Нестерук

МПК: G11C 11/14, G11C 15/02

Метки: ассоциативное, запоминающее

...не влияет на разряды регистров признака, не находящиеся в зоне дополнительных репликаторов-переключателей. 15В момент, когда на токопроводящую шину репликаторов-переключателей подается импульс тока вывода, разряды ассоциативного признака опроса поступают во второй дополнительный ре . гистр 18 вывода, а разряды ассоциативного признака информационной страницы - в первый дополнительный регистр 17 вывода. При этом информационная страница, находящаяся в том же адресном сечении, параллельно перемещается в основной регистр 12 вывода. Продвигаясь по дополнительным регистрам вывода, разряды ассоциативного признака опроса и ассоциативного призна ка информационной страницы, разряд за разрядом, поступают по второму 10 и четвертому 21...

Номер патента: 1531173

Опубликовано: 23.12.1989

Автор: Водеников

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...12 одинаково как в режиме выборки, так и в режиме запоминания, и соответственно, время его установления минимально.Токи утечки ключей 6-11 практически не влияют на точность заряда конденсатора 1, так как их информацион- ные входы и выходы находятся под одним нулевым потенциалом,Сопротивления замкнутого ключа 11 и его температурные и временные изменения также практически не влияют на точность заряда конденсатора 1, так как обратная связь на инвертирующий вход операционного усилителя 14, работающего в режиме повторителя с помощью ключа 10, подключена непосредственно к конденсатору 1.Выходное сопротивление источника нулевого напряжения на операционном усилителе 14, подключенного к конденсатору 1, равно:К 14+К 11КК 14 фгде К,-...

Номер патента: 1531174

Опубликовано: 23.12.1989

Автор: Самойлов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, однократных, ошибок

...значение; приэтом на его выходе 7, как и в случаеотсутствия ошибки, будет значение,соответствующее истинному значениюкорректируемого разряда информацииосновной 1 памяти.Режим считывания с обнаружениемоднократных и двукратных ошибокПри появлении однократных ошибокв разрядах основной 1 или дополнительной 4 памяти устройство производит не только их коррекцию, но и формирует сигнал ошибки с индикациейнеисправности в блоке обнаруженияошибок, При появлении однократнойошибки на одном из трех входах одного мажоритарного элемента 6, сигналотличается от сигналов на двух других входах этого же мажоритарногоэлемента (возникает неравнозначность).Поскольку входы мажоритарных элементов 6 соединены с соответствующимивходами трехвходовых блоков 8...

Номер патента: 1531175

Опубликовано: 23.12.1989

Авторы: Городний, Гриша, Кильменинов, Римек

МПК: G11C 29/00

Метки: запоминающее

...во второй регистр - те контрольные группы, которые проверяют второй отказавший разряд слова и т.п. При этом в разряд каждого из регистров группы 15 записываются "1", если соответствующая контрольная группа проверяет этот отказавший разряд, В противном случае в соответствующий разряд записывается "0. По окончании записи содержимое первых двух регистров группы 15 через группу поразрядных элементов ИЛИ 17 поступает на регистр 18. Каждое последующее слово (третье, четвертое и т.д.)с регистров группы 15 через коммутатор 16 считывается на элемент 19 сравнения, При этом коммутатор 16 поочередно подает на вход "лемен а 19 со- .держимое (3-2) регистров группы 15,где 3 - это кратность отказа, определенная дешифратором 1 ц группы...

Номер патента: 1532976

Опубликовано: 30.12.1989

Авторы: Дубровский, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...обратному преобразованиям:15329где в качестве номеров разрядов информационных входов и выходов соответственно устройства будет высту"пать хТак как 0 ( у,2"-1, то операцию3 Д+ у можно заменить разрядной инфверсией тех разрядов двоичного кодаЯ, в которых двоичный код у имеетединицы, Это осуществляется с помощью Оинверторов 13,Логический адрес. вектора бит ука-зывается двумя кодами, определяющиминомер (ш+1)-мерного куба, в которомрасположен данный вектор (код 1. ) и 5код начального элемента в (ш+1)-мерном кубе (1,ц ) причем младшие а разрядов Физического адреса, поступающие на входы,1.и являются кодом начального элемента (1." ) в 20(ш+1)-мерном кубе, а код 1. равен ко"ду старших разрядов адреса на входах1 1Рассмотрим работу устройства...

Номер патента: 1532977

Опубликовано: 30.12.1989

Авторы: Варшавский, Кондратьев, Мараховский, Цирлин

МПК: G11C 16/04, G11C 8/04

Метки: запоминающее, очереди, типа

...потенциал откроет МОП-транзистор 44.2 (фиг,Э) и низкий потенциалс инверсного выхода элемента 31,2блока 7 через открытые МОП-транзис 45 торы 44,2 и 46.2 поступит на инверсный вход - выход элемента 31,3 блока .7, что вызовет переключение последнего в единичное состояние, которое вьгзовет срабатывание элемента 42,2, и50 на адресной шине 2,2 записи появится высокий потенциал. Лалее происходит запись информации во,второй элемент 31.2 памяти блока 1, и переходный процесс в устройстве завершается55 появлением высокого потенциала навыходе 30 (фиг,1),После этого на входе 26 вновь восстанавливается низкий потенциал иустройство опять возвращается в со 1532977с тояние, аналогичное исходному, однако теперь информация записана уже впервой и втором...

Номер патента: 1532979

Опубликовано: 30.12.1989

Автор: Глухов

МПК: G11C 29/00

Метки: запоминающее, постоянное, самоконтролем

...передается на первые входы сумматоров 11 по модулю два, навторые входы которых поступает искаженная информация с накопителя 2, Врезультате сложения по модулю два скодом синдрома Б информация восстанавливается и через коммута:ор 12 приналичии сигнала на его управляющихвходах поступает на индюрмационньйвыход устройства.Так как на первом и втором выходахдополнительного блока 13 сравненияинформация различна (код синдрома Б11100 и код синдрома Б 0110), на еговыходе формируется нулевой сигнал.Одновременно на выходе первого элемента ИПИ-НЕ 14 устанавливается нулевой сигнал, так как на его входы поступает код синдрома Б, отличный отнуля. На выходе третьего элементаИЛИ-НЕ 16 устанавливается логическаяединица (сигнал, фиксирующий ошибку),но...

Номер патента: 1534510

Опубликовано: 07.01.1990

Авторы: Вайкан, Черняков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Изобретение относится к автоматике и вычислительной технике, предназначено: для построения постоянныхзапоминающих устройств с низкой потребляемой мощностью и являетсяусовершенствованием устройства поавт. св. Р 746730.Целью изобретения является повышение надежности устройства.На чертеже представлена блок-схема постоянного запоминающего устройства,ПЗУ содержит накопитель 1, состоящий из запоминающих модулей 2,первый регистр 3 адреса, второй регистр 4 адреса, первый дешифратор5, регистр 6 признаков, третий регистр 7 адреса со вторым дешифратором 8, формирователи 9, ключевойэлемент 10, триггер 11, источник питания (не показан),Постоянное запоминающее устройство работает следующим образом,В начальный момент времени питание подается на...

Номер патента: 1536438

Опубликовано: 15.01.1990

Автор: Браурман

МПК: G11C 11/00

Метки: запоминающее

...лолуслово. Устройство работает следующим образом,При обращении к запоминающему устройству по четному адресу на адресный вход 6 устройства подается лог."О", одновременно поступающий на управляющие входы блока 3 инкрементирования адреса и коммутатора 4, Приэтом адрес с входов 5 устройства поступает одновременно на информационныевходы блока 3 инкрементирования .адреса н на адресные входы второго блока 2 памяти. Так как на управляющемвходе блока 3 присутствует лог. "О",инкрементирование адреса не производится и на выходе блока 3 появляетсяадрес, равный адресу, установленномуна его выходе, Этот адрес поступаетна адресные входы блока 1 памяти. Врезультате одновременно происходитсчитывание ячеек первого блока 1 памяти и второго блока 2...

Номер патента: 1536441

Опубликовано: 15.01.1990

Авторы: Акопян, Базаев, Григорьян

МПК: G11C 11/22

Метки: запоминающее

...областей 2 и З.,Формирователь 21 по переднему фронту сигнала Бсч формирует короткий импульс установки "0 суммирующих счетчиков 15 (Фиг. 1 и 2 г,д), а на выходе Формирователя 20 с задержкой на время 1, необходимое для установки "И" счетчиков, формируется импульс. напряжения считывания с длительностью с (фиг, 2 г,д,е). При поступлении сигналов возбуждения на электрод 5 входной пластины 2 вследствие прямого и обратного пьезоэффектов, а также вследствие свойства Накопителя изменять параметры выходного сигнала в зависимости от напряжений векторов и степени остаточных поляризаций подэлектродных областей пластин 2 и 3 на электродах 6 формируются пьезопреобразованные выхоцные сигналы 11 (с) = 1: (И;)П(С) (гце 1 (М, ) - коэффициент...

Номер патента: 1536445

Опубликовано: 15.01.1990

Авторы: Комаров, Кузнецов, Кухарев, Трофимов

МПК: G11C 29/00

Метки: дефектов, запоминающее, исправлением, ошибок

...более,двух дефектов, то гарантируется запись информации в согласованном с дефектами виде не более чем за три цик,ла записи считывания,При считывании информации с шин 23в накопитель 22 поступает код адреса.а шину 35 поступает сигнал считывания и информация с выхода 21 черезпервый коммутатор 9 поступает на вхо-,ды блока 10 и записывается в него припоступлении соответствующих сигналовпо шинам 27,ОЗатем на входы 27 поступают сигнаЛы вывода скорректированной.информации (исправляется один сбой, возникший при хранении информации в накопителе). Информация поступает на входы 15 блока 11 сумматоров по модулю два, в сигналы адресных информационных разрядов поступают через второй коммутатор 13 при поступлении сигнала по шине 31 на адресные входы...

Номер патента: 1536446

Опубликовано: 15.01.1990

Авторы: Карпенко, Лацин, Муравинец, Романов, Синегуб

МПК: G11C 29/00

Метки: запоминающее, контролем

...на двунаправленный вход-выход. Временныедиаграммы работы устройства в режимезаписи приведены на фиг, 2,В режиме чтения под действием им.пульсов синхронизации по выбранным счетчиком 2 адресам производится 5считывание из накопителей 1 и 6 записанной ранее информации, при этом контрольные разряды, записанные ранее в накопитель 1, сравниваются первым блоком 5 сравнения с контрольны ми разрядами, сформированными блоком3 свертки. В случае несовпадения контрольных разрядов на первом контрольном выходе 13 устройства формируется сигнал сбоя ин формационных разрядов. 1(роме того,контрольные разряды из первого накопителя 1, задержанные на один такт в регистре 7, сравниваются вторым блоком 9 сравнения с контрольными 20 разрядами, считанными,из...

Номер патента: 1539843

Опубликовано: 30.01.1990

Авторы: Березенко, Сушко, Фастов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, одноразрядное, оперативное, ошибок

...ИЛИ, выходы которых подключены к входам первого элемента И, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к вы-. ходу информационного разряда основного накопителя, а выход является инфор 3 1539843и единый блок кодирования / декодирования, построенный на логических элементах 2-6 и 11-15. В целях упрощенияописания, устройства из его составаисключены адресные цепи выборки элементов памяти (ЭП) основного 1 и дополнительного 1 О накопителей,Так как предлагаемое устройствос коррекцией ошибок имеет однораэряаную организацию, то любое обращение кнему начинается со считывания данныхиз основного 1 и дополнительного 10накопителей. Если внешнее обращениек ОЗУ производится в режиме...

Номер патента: 1539844

Опубликовано: 30.01.1990

Авторы: Ашихмин, Вахтин, Кондращенко, Шелякина

МПК: G11C 29/00

Метки: запоминающее, коррекцией, оперативное, ошибок

...что наличие единицы не обязательно указывает на наличие ошибки).С выхода накопителя 1 и-разрядное слово поступает на вход блока 12, который может быть представлен схемой декодера кода Хэмминга в режиме обнаружения ошибок. На выходе блока 12 в случае возникновения ошибок вырабатывается сигнал "1", Этот сигнал поступает на один из входов элементов И 14, На выходах элементов И 14 в разрядах, содержащих дефектную строку и дефект 1539844"1", которьп поступает на вход соответствующего сумматора 15 по модулюдва. В случае обнаружения ошибок навыходе соответствующего сумматора 15по модулю два появляется сигнал, .инвертированньп сигналу накопителя 1.Таким образом, на вход блока 16 поступает кодовая комбинация, содержащаяне более одной ошибки....

Номер патента: 1539845

Опубликовано: 30.01.1990

Авторы: Бурик, Кис, Плясов

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...и И-НЕ 17.40Корректор 7 содержит в каждом разрядетри элемента НЕ 18-20 и .один элементИ-ИЛИ 21Устройство работает следующим обРазом.Цикл записи разбивается на 2 полуцикла: полуцикл записи и полуцикл считцвания. В первом полуцикле произво"дится запись информации, поступающейпо входаи 8 в блок 1 памяти, а во50втором полуцикле " считывание записанного в первом полуцикле числа. Считанная информация сравнивается в блоке2 с записанной, которая в полуциклесчитывания еще удерживается на входах 55Ь, и результаты поразрядного сравнения с блока 2 поступают на входы блоков 3 и 4 приоритета. Один из этих блоков, например блок 3, определяет только один младший из двух отказавших разрядов, а блок 4 выделяет старший из двух отказавших разрядов. Если...

Номер патента: 1334993

Опубликовано: 07.02.1990

Автор: Дубасов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...являются выходом устройства, входы управления второго и третьего ключей объединены и являются первым управляющим входом устройства, управляющие входы первого и четвертого ключей объединены и являются вторым управляющим входом устройства, другая обкладка первого конденсатора соединена с информационными входами первого и третьего ключей, другая обкладка второго конденсатора соединена с информационными входами второго и четвертого ключей.Ф Оно содержитоперацион 1 и 2, ключи 3-6, нако менты на конденсаторах ные элементы на резист1334993 хред Л. Сердюков Редактор М.Лен орректор И,Муск Заказ 499 Тираж 479 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5...

Номер патента: 1541676

Опубликовано: 07.02.1990

Авторы: Алексеев, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, идентификацией, ошибок

...образом.Для приведения устройства в исходное состояние на вход блока 11 управления с шины 16 подается сигнал начальной установки, который поступаетчерез элемент ПЕ 53 на входы счетчи 5ков 54 и 55, Этот же сигнал подаетсяна вход распределителя 3, устанавливая триггер 23 в "0" состояние, атакже на входы первого 12 и второго14 регистров, на входы первого 13 ивторого 15 регистров и на вход циклического сумматора 9.В режиме записи информация поступает на вход распределителя 3 с шины 8и подается на входь элементов ИЛИ-И36.По сигналу "З.-.лись-считывание" инФормация передается в регистр 12 илив регистр 14 в зависимости от поступившего на них разрешения с блока 11.Если, к примеру, информация поступила в регистр 12, то она запись ваетсяв...

Номер патента: 1547031

Опубликовано: 28.02.1990

Автор: Гавриленко

МПК: G11C 19/00

Метки: буферное, запоминающее

...11 отпадает необходимость, если инФормация в ячейки блока памяти будет записываться по переднему Фронту сигнала выборки, который поступает с дешифратора 6 Ячейки памяти могут быть выполнены в виде В-триггера, имеющего вход синхронизации по переднему фронту синхроимпульса.Предлагаемое устройство требует одного запоминающего устройства, общий объем памяти которого в 1 раз меньше по сравнению с общим объемом двух запоминающих устройств, служащих отдельно для записи и отдельно для считывания. Коэффициент Ь может быть различным в зависимости от средней скорости Чз, записи и средней скорости Ч считывания. Сравним оба эти устройства. Возьмем случай, когда скорость Чз записи и скорость Ч считывания величины постоянные и Чз больше Ч, тогда для...

Номер патента: 1547032

Опубликовано: 28.02.1990

Авторы: Белогорцев, Кондратюк, Лутковский, Скоморощенко

МПК: G11C 21/00

Метки: запоминающее

...информационным входом устройства, генератор СВЧ-колебаний, выход которого соединен с входом размножктеля, выходы которого соединены с входами синхронизации элементов памяти, первый выходы которых подключены к соответствующим входам блока считывания, выходы которого соединены с соответствующими входами преобразователя временной интервал - код, выход которого является выходом устройства, входы задания режима блока считывания являются входами управления режимом счи" тывания устройства, вход разрешения считывания блока считывания подключен к первому выходу блока управления, вход начальной установки которого соединен с входом начальной установки блока записи, а второй выход - с входами блокировки всех элементов памяти, входы разрешения...

Номер патента: 1547035

Опубликовано: 28.02.1990

Авторы: Майоров, Урбанович

МПК: G11C 29/00

Метки: запоминающее

...бита - ца одном из выходов 17 детттиЬратора 16 будет единичный сигнал. Б блоке 11 происходит исправление ошибки путем инверсии ошибочного бита. цтттормаиионные разряды кодового слова проходит на выходы 15 устройства, Параллельно с этим, на вьглодах 27 и 29 блока контроля 24 вырабатываются единичные сигналы, которые разрешают перезапись исправленного бита в соответствующий ЭП накопителя 6 (выход 29), который совместно с другими биФдми слова поступает на входы 4 коммутатора 1. Иа выходах коммутатора 1 и нитЬратора 7 будет находиться кодовое слово без ошибок. Вместе с тем, на одном из выходов 36 соответствующего элемента И 34 будет единичный сигнал, который, проходя через соответствующий элемент ИЛИ 37, разрешает пере .апись в нужный ЭП...

Номер патента: 1548790

Опубликовано: 07.03.1990

Авторы: Боженко, Кондратов, Мешков

МПК: G06F 12/06

Метки: выборкой, запоминающее, произвольной

...О адреса на адресном входе блока 6 адресуют 16-разрядное слово в странице, старшие пять разряцов единичными значениями одного из йих определяют одну из пяти используемых страниц,Для обмена фрагментов массивов между системной памятью микропроцессора и блоком 6 памяти используется блок 1 контроллера. Его .КПДП 31 инициируется через разряд КСО ППА 19 по входу запроса прямого доступа (ЗПДИ) на захват им шин 7-9 микропроцессора и обмен. Предварительно программируется используемый устройством 0-канал КПДП 31, производится начальная установка счетчиков СТХ 16, СТУ 17. Далее в регистры КПДП 31 заносятся адрес хранения младшего байта первого элемента перемещаемого фрагмента в системном ЗУ микропроцессора, длина фрагмента в байтах (не более 6...

Номер патента: 1548813

Опубликовано: 07.03.1990

Авторы: Андреев, Бохонко, Калынюк

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...ключи 5 и б замкнуты. На выходе устройства поддерживается напряжение,равное запомненому на конденсаторе 7.Усилитель 1 охвачен отрицательной обратной связью через дифйеренциальныйусилитель на операционном усилителе 2и резисторах 8-11. При выполнении условия28И 1=.29И О,где К 8-И О - сопротивления резисто 55ров 8-10, выходное напряжение усилителя 1 равно выходному напряжениюустройства и не зависит от напряженияна входе устройства, При этом резистор 12 оказывается включенным междувходами операционного усилителя 2 и,так как напряжение между его входамипрактически равно нулю, влияние резистора 12 на работу устройства в режимехранения пренебрежимо мало, Таким образом, в режиме хранения величина напряжения на выходе усилителя 1 и...

Номер патента: 1550582

Опубликовано: 15.03.1990

Авторы: Баринов, Губаревич, Макаренко

МПК: G11C 11/00

Метки: запоминающее

...адреса в выбранные ЭП накопителя 3. В режиме считывания информации при прямом способе адресации вь 1 борка ЭП в накопителе 3 производится точно так же, как и в режиме записи: сигналы кода адреса с входов 7 ЗУ через формирователь 6 поступают на формирователь 5 и далее через дешифратор 4 на накопитель 3. Считанная из накопителя 3 информация под воздействием сигнала управления на входе 9 поступает через Формирователь 6 на выход 8 ЗУ.При косвенном способе адресации для выполнения следующей операции служит выходная информация предыцущей операции. Для этого управляющий сигнал на входе 9 запрещает прохождение кода адреса с входов 7 на формирователь 5 и разрешает прохождение выходной информации, используемой в качестве кода адреса, из...

Номер патента: 1550585

Опубликовано: 15.03.1990

Автор: Друз

МПК: G11C 19/00

Метки: буферное, запоминающее

...тактовый импульс устанавливает в единичное состояние триггер 7, который открывает элемент И 5 и этот же тактовый импульс устанавливает счетчик 2 в нулевое состояние. После этогосигнал на выходе блока 4 сравненияснимается и триггер 7 устанавливает 5 10 15 20 25 30 35 ся в нулевое положение очереднымтактовым импульсом, тем самым закрывая элемент И 5. После установкирежима чтения по входу 11 устройствавнешнее устройство подает импульсычтения по входу 10. Первый импульспо входу 10 устанавливает в единичноесостояние триггер 8, который подготавливает к открыванию элемент И 6,Считываемые данные из накопителя 1подаются на информационные выходы 14устройства, а адреса ячеек накопителя задаются также счетчиком 2, который аналогично изменяет...

Номер патента: 1552228

Опубликовано: 23.03.1990

Авторы: Лихацкий, Романов, Филатов, Шубин

МПК: G11C 11/00

Метки: запоминающее, логическими, памяти, постоянное, состояниями, элементах

...(т.е. на дополнительном выходе 15 устройства) формируется сигнал высокого уровня, кото 5 рый информирует пользователя о необходимости прекращения цикла программирования для данного ЭП 2, Этот же сигнал обеспечивает через элемент ИЛИ-НЕ 10 отключение усилителя 9 10 программирующих импульсов. Если схема 7 сравнения указывает на несовпадение кодов, то внешними средствами сигнал.на первом управляющем входе 16 переводится в состояние низкого уровня, блокируя в текущем состоянии все усилители 5 считывания и разрешая работу усилителя 9 программирующих импульсов. При этом число формируемых программирующих импульсов 20 должно быть таким, чтобы приращение заряда на плавающем затворе -транзистора ЭП 2 вызывало приращение 6 Б потенциала на...

Номер патента: 1552229

Опубликовано: 23.03.1990

Авторы: Дубровский, Сабельников

МПК: G11C 11/00

Метки: запоминающее

...для 1. = 0.1- 0111(7) для т. = 2 1,= 1011 (11)+сдля ь .= 3, 1,= 1 101 (3), длл д1," = 1110(14) .Таким образом получаются следующие перестановки,2 осле нумерации внутри элементарной мят;.ипь; элементов слева направо и сверху вниз получя тся следующая последовательность. которая подаегся на распределитель информационных 1 И "НЯ,ЛОВ5 16 5 1 14А А. А Л А А: А", А1552229 перестановке при чтении: А А" А А" А А" А 5 А О 1 г з 4 Б а В. А 2 А(г Аг А 2 АЙ АО Ам А А(4 А(4 А 4 А 14 А(5 А(5 А(ВА(В 8 9 (оВ 9 1 о И 12 8 9 1 о 11 9 (о 1( ф перестановка при записи:= 0,1,2,3,8,9,10,1,4,5,6,7,12, 13,14,15 элементарная матрица выглядит следующим образом:А(г А 2 А(28 9 (о (1 В адПри.и. = 3,0,1,2,3,4,5,6,7, 8,9,0,11,12,13,13,15 элементарная матрица А Ае А 9...