Патенты с меткой «запоминающее»

Номер патента: 943849

Опубликовано: 15.07.1982

Авторы: Горшков, Крылов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и 18 выходного коммутатора 15.В результате обеспечивается открытое состояние первого и второго диодов 22 и 23 и закрытое - третьего 5 и четвертого диодов 24 и 25, а такжезамкнутое состояние второго и третьего ключей б и 7 и разомкнутое -первого и четвертого ключей 5 и 8.Следовательно, на конденсаторе 4повторяется напряжение Уз , поступающее на второй вход устройства, ана выход устройства через буферныйусилитель 1 и ключ 7 поступает напряжение с конденсатора 3, уровенькоторого соответствует значениюсигнала на первом входе устройстваП в момент подачи указанныхуправляющих сигналов. Напряжение свыхода буферного усилителя 1 подается также через диоды 22 и 23 на,входной коммутатор 13 для фиксацииуровней напряжений запирания диодов9 и 11...

Номер патента: 943850

Опубликовано: 15.07.1982

Авторы: Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...0- найряжение на входеУстРойства;А , е , - коэффициент передачии напряжение смещения соответственноот входов к первомувыходу усилителя 1;е 0 - напряжение смещенияусилителя 2.Напряжение на втором входе усилителя 1 близко по величине напряжению на первом входе усилителя 1 и противоположно ему по знаку, Усилитель 2 с Резистором 7 и 8 образует усилитель напряжения в инвертирующем включении. Напряжение на его выходе и на соединенном с ним выходе устройства противоположно по знаку напряжению на его входе, который образует резистор 7. При равенстве величин резисторов 7 и 8 коэффициент передачи инвертирующего усилителя минус единица, а поскольку напряжение на втором выхОде усилителя 1 близко к входному и противоположно ему по знаку,...

Номер патента: 943851

Опубликовано: 15.07.1982

Авторы: Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...передачи усилителя 2 разность напряжений на его входах всегда близка к нулю. Первый вход усилителя 2 подключен к шине нулевого потенциала, следовательно, напряжение близко к нулю на втором его входе и на соединенных с этим входом .выходе усилителя 3 и одной обкладке конденсатора 4. При единичном коэффициенте передачи усилителя 1 напряжение на другой обкладке конденсатора 4 отслеживается близким к входному. Напряжение на конденсаторе 4 определяется выраже- нием д 1+д 2 дыдь) ьхвых "вх о 1) , д - (1) дгдз д Оъ 1+дгдь О 1+дгдъгде цех - напряжение на входеустройства;0 ц - выходные напряжения ссоответственно усиливых выхтелей 1 и 3 рК До оз, - напРяжения смещенияусилителей 1,2 и 3соответственно;А,А 2 А - коэффициенты передачиусилителей 1,2...

Номер патента: 943852

Опубликовано: 15.07.1982

Автор: Сидоров

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...Формируется блоком 6. Аналоговый сигнал, соответствующий этому коду, вырабатывается цифро-аналоговым преоб раэователем 7 и сравнивается с сигналом записи на вычитателе 2, Процесс аналого-дискретного преобразователя завершается, когда в блоке 6 формируется код, соответствующий значению 45 сигнала записи. Величина сигнала на выходе вычитателя 2 при этом не превьыает одной дискреты цифро-аналогового преобразователя 7, Таким образом в конце цикла преобразования сигнал записи разделяется на. два: О - дискретизированный аналоговый6сигнал на выходе цифро-аналогового преобразователя 7, соответствующий ближайшему цифровому приближению сигнала записи; О - аналоговый сигнал иа выходе вычитателя 2, так что+ О = О. Эти два сигнала запи-сываются...

Номер патента: 943853

Опубликовано: 15.07.1982

Автор: Чепалов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройства, третий вход переключателя тока подключен к первой шине питания, вторые выводы нелинейных элементов подключены к второй шине питания, третьи выводы нелинейных элементов соединены с соотвествующими вторыми входами усилителейи с соответствующими первыми выводами нелинейных элементов, выходы усилителей через резисторы соединены с первой шиной питания.На чертеже изображена функциональная схема предложенного устройства.устройство содержит усилители 1 и 2, нелинейные элементы 3 и 4, переключатель 5 тока, шину 6 нулевого потенциала, накопительные элементы, например конденсаторы 7 н 8, ключ 9, входную шину 10, шины 11 и 12 питания, выход устройства 13.Переключатель 5 тока выполнен на транзисторах 14 и 15; усилитель 1 на...

Номер патента: 943854

Опубликовано: 15.07.1982

Авторы: Андреев, Калынюк, Корытный, Мелихов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...6-8. Это напряжение прикладывается к соединенному с конденсатором 4 одному из входов усилителя 1,а на другой его вход через ключ 7подается напряжение с выхода устройства. Поскольку усилитель 1 охваченконтуром отрицательной обратной связи через усилители 2 и 3 и ключ 7,то напряжения на нходах усилителя 1(6) ЭО равны, поэтому напряжение на выходеустройства в режиме равно тому входному напряжению, которое оно имелопри переходе из режима выборки в ре.жим хранения. При этом конденсатор5 оказывается включенным в цепь отрицательной обратной связи и влияетна общую передаточную характеристику устройства. Усилитель 3 работаетс единичным коэффициентом передачи,.поэтому может быть достаточно широ- Окополосным. Усилитель 2 через резисторы 9 и 10...

Номер патента: 943917

Опубликовано: 15.07.1982

Авторы: Петров, Шкунов, Явор

МПК: H01J 31/00

Метки: запоминающее, электронно-лучевое

...прицем квадрупольные составляющие поля деформируют траектории электронов таким образом, цто он выходит из многоканальной линзы под большим углом к оптической оси канала, цем в известном техническом решении, т.е, с большим уменьшением. Затем пуцок электронов развертывается первой и второй матричными системами 7, 8 точной адресации по осям Х и У в мини-растр.В предлагаемом устройстве каналы линзы образованы перекрестьем электродов с щелевыми отверстиями, Таким образом, каждый канал линзы имеет квадратную форму со стороной, равной ширине щелевого отверстия в электродах. Число каналов линзы равно и где и - число щелей в электроде.1В каждом канале многоканальной линзы создаются поля, представляющие собой суперпозицию осесимметрицного,...

Номер патента: 945902

Опубликовано: 23.07.1982

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...блока.Устройство содержит регистр 1 признака поиска, дополнительный регистр 2признака поиска (каждый из регистров 1и 2 имеет по т разрядов, где ю - целоечисло), первую и вторую группы накопителей 3 и 4, первую и вторую группылогических блоков 5 и 6, первую й вторую группы детекторов 7 и 8. Каждыйиз блоков 5 и 6 имеет входы 9- 11 ивыход 12. Кроме того, каждый логический блок 5 или 6 содержит первый 13,второй 14 и третий 15 элементы НЕ,элементы И 16 - 24 (с первого 16 подевятый 24), первый 25 и второй 26элементы ИЛИ, первый 27 и второй 28триггеры, входы 29 и 30.Устройство работает следующим образом,В накопители 3 .и 4 записываются нижние границы Х, и длины К, задаваемых отрезков ( 1 = 1о ), Производитсяустановка в нулевое...

Номер патента: 945903

Опубликовано: 23.07.1982

Авторы: Емельянов, Незамаев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...соединены соответственно с третьим, четвертым и пятымвходами блока считывания, выход третьего ключа соединен через пассивный эле 55мент с шестым входом блока считывания,первый и второй выходы дополнительногонакопителя соединены .соответственно сседьмым и восьмым входами блока счи 3 6тывания, третий вход дополнительного накопителя соединен с вторым входом второго переключателя.Кроме того, блок считывания состоитю четырех каналов, каждый из которыхсодержит последовательно соединенные элемент стробирования, первый пассивный,элемент, например резистор и интегратор,в цепь обратной связи которого включенключ и второй пассивный элемент, например резистор, выходы интеграторов каналов соединены соответственно с выходамиблока считывания, первые...

Номер патента: 947910

Опубликовано: 30.07.1982

Авторы: Гиль, Нестерук

МПК: G11C 15/00

Метки: запоминающее, логическое

...шине 22 ввода константы, в блок Э.памяти.Таким образом, наличие единицы н одном иэ адресных сечений блока 3 памяти говорит о выполнении операции в данном адресном сечении блоков 2 памяти соответствующей группы 1.Повторение рассмотренной трехтак тоной последовательности обеспечивает поочередное выполнение операций в последонательно расположенных группах 1, а именно запись последовательно поступающих байтов информа ции в одном и том же адресном сечении последовательно расположенных групп 1, либо считывание байтов информации из одного и того же адресного сечения последовательно расположенф 50 ных групп 1. Считывание информации выполняется с разрушением, вследствие чего в любом адресном сечении всех блоков 3.памяти не может. находиться более...

Номер патента: 947911

Опубликовано: 30.07.1982

Авторы: Александров, Князьков, Кокаев, Коновалов

МПК: G11C 19/00

Метки: запоминающее, одноразрядное, стековое

...описать работу в двух режимах: записьв стек и чтение из стека.Запись информации в стек.Допустим в 1,2-2 слове устройства записана информация, т,е. втриггерах УЭП этих слов записаныединицы, Триггеры 27 и 28 находятсяв нулевом состоянии, Таким образомподготовлена схема управления записью в регистр (слово) памяти 17.Кроме того, сигнал с вентиля 37поступает на входной вентиль УЭП 31,Запись в память осуществляется черезвентиль 22, на второй и третий входыкоторого поступают сигналы с шины 3 исигнал записи информации с шины 1.После того, как записано информационное слово в триггер 28 заносится единица, которая показывает, что данноеслово памяти занято информацией, Призаписи информации в первое слово стека сигнал на разрешение записи...

Номер патента: 947912

Опубликовано: 30.07.1982

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем, оперативное

...соединены с входом дешифратора 17 и одним из входов второго коммутатора 16, другой вход которого подключен ко второму выходу дешифратора 17, а выход - к второму входу адресного блока 1 памяти и к одному иэ входов схемы 18 сравнения, другой вход которой соединен с одним из выходов адресного блока 1, а выход с маркерными входами блока 9, маркерные выходы которого через элемент ИЛИ19 подключены к одному из входов блока 1. Адрес подается на вход 20 уст О ройства, записываемое. слово - на вход 21, .а считываемое - на выход 22,г В паузах между внешними обращениями .блок 14 управления производитконтроль исправности ячеек адресногоблока 17 памяти. При обнаружении неисправности в какой-либо ячейке блок14 управления определяет...

Номер патента: 949718

Опубликовано: 07.08.1982

Авторы: Бобровский, Карый, Малышев, Севериновский

МПК: G11C 11/00

Метки: запоминающее

...входом 10 предварительного каскада 7 соответствующих адресных формирователей 1 - 6, Необходимо отметить, что ключи 26 лишь функционально выделены в отдельный элемент. Так как рассеиваемая ими мощность незначительна, то при реализации ЗУ целесообразно размещать их в корпусе микросхемы адресных формирователей,Устройство работает следующим образом.С выхода дешифратора 9 разрешающий потенциал подается, например, на вход 8 предварительного каскада 7 адресного формирователя 1 и через элемент 28 ИЛИ на второй вход 27 ключа 26. При поступлении сигнала на шину 17 Обращение срабатывает формирователь 20 чапряжения, который из напряжения Е на шине 23 Питание формирует напряжение И, равное номинальному напряжению питания предварительного каскада 7...

Номер патента: 949721

Опубликовано: 07.08.1982

Авторы: Балахонов, Розанов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...уровень регенерации с шины 19, по которому на их выходах устанавливаются единичные уровни, по которым мультиплексор .17 формирует уровни разрешения записи считывания в столбцы наполнителя 6, Уровень регенерации, подаваемый на вход 19 запрещает прием-выдачу информаНа второй вход 2 И логики данного триггера 2 подается разрешающий уровень с выхода соответствующего двух входового элемента ИЛИ 18,По окончании импульса записи с шины 40 снимается уровень записи, а с входов дешифраторов 11 и 12 снимается полный код адреса. На этом цикл записи информации в ячейку 5 заканчивается.По прошествии времени, определяемого в общем случае вероятностью появления одиночных сбоев, приводящих к искажению информации, хранимой в устройстве, а также периодом...

Номер патента: 951393

Опубликовано: 15.08.1982

Авторы: Долганенко, Ерофеев, Полященко, Тарасов, Шандрин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...устройства.Устройство работает следующим образом.50При обращении к запоминающему устройству считанная из первого и второго накопителейи 1 информация заносится в первый и второй регистры 2и 5 соответственно, При отсутствии)ошибки в считанном информационном слове блоки 3 и 6 формируют на своих выходах сигналы логической . В начале работы во всех ячейках накопителей 7 и 8 записаны единицы, и поступающая на входы элементов И групп 12 и 111 информация с регистров 2 и 5 поступает на выход устройства черезэлемент 15 ИЛИ, так как на выходахэлементов 11 и 13 И присутствуют сигналы логической .Если по адресу, код которого задан на входе устройства, информация, например, из первого накопителя 1 считывается с ошибкой, то на выходе блока 3...

Номер патента: 951395

Опубликовано: 15.08.1982

Авторы: Гиль, Нестерук, Потапов

МПК: G11C 11/14

Метки: запоминающее

...информации 1, 2 и 3, В своюочередь, это вызывает выталкиваниеЦМД иэ позиции 1 динамических лову"шек ч.ы . разрядных компрессоров,5 4магнитосвязанных с к-ыми ячейками па 1 Ч Чмяти, в позиции 21 каналов 1, 2 , 3и 4, оканчивающихся в нечетных динамических ловушках адресных компрессоров Я,Последние ЦМД, в свою очередь, выталкивают ЦМД в четных динамическихловушках компрессоров К из позиций 2 в позиции 3 , вызывая сдвигЦМД в динамических ловушках д-ыхразрядных компрессоров, расположенныхвыше 1-го адресного компрессора, исчитывание .требуемой информации датчи.ками считывания ЦМД Й,Следовательно, для вывода ранеехранимой информации иэ запоминающегоустройства требуется 0,75 такта(такт - время одного оборота векторамагнитного поля...

Номер патента: 951398

Опубликовано: 15.08.1982

Авторы: Васильковский, Кнышев, Савостьянов, Скибинский, Сливицкий, Чекаловец

МПК: G11C 17/00

Метки: запоминающее, контролем, постоянное, программируемое

...устройства сконтролем,Устройство выполнено в виде интегральной схемы и функционально состоит из генератора импульсов 1,счетчика-регистра 2, блока коммутации 3, формирователя импульсов управления 4, первого 5 и второго 6 бло.ков ИЛИ,.буферного регистра 7, дешифратора 8, блока усилителей 9, матричного накопителя 10, блока синхронизации 11, блока ввода-вывода 12,держит также выводы управления 14"23Устройство при контроле работаетследующим образом, В режиме считывания на вход 18 поступает соответствующий сигнал, а навыход 14 подается сигнал "Выбор режи" ман который открывает внутренние шины адреса блока коммутации 3, сбрасывает счетчик-регистр 2 в начальноесостояние и устанавливает выходной триггер блока сравнения 13 в состояние,...

Номер патента: 951399

Опубликовано: 15.08.1982

Авторы: Ломанов, Медведев, Носов, Смирнов

МПК: G11C 17/00

Метки: записи, запоминающее, информации

...соединены со входами коммутатора 7. Управляющие входы коммутаторов 6 и 7 соединены с соответствующими выходами дешифра" тора 5, входы которого соединены с выходами счетчика 1, Выходы коммутатора 7 подключены ко входам элемента ИЛИ 9, выход которого соеди. нен с первым входом схемы сравнения 10. Выход элемента ИЛИ 8 соединен со вторым входом схемы сравнения 10 и входом элемента НЕ 11. Выход схемы сравнения 10 подключен к элементу НЕ 12 и счетному входу счетчика циклов записи 11. Выход элемента НЕ 11 соединен с одним входом элемента ИЛИ 13. Выход схемы НЕ 12 подключен к другому входу элемента ИЛИ 13 и входу установки в ноль счетчика циклов записи 11. Выход элемента ИЛИ 13 подключен к счетному входу счетчика ч и входу блока управления...

Номер патента: 951401

Опубликовано: 15.08.1982

Авторы: Глазунов, Кутовой

МПК: G11C 19/00

Метки: запоминающее

...01 фналу приема адреса (СПА) параллельным кодом переписывается в регистр 13. Дешифратор 14 в соответствии с.адресом по сдвигающим синхроимпульсам (ССИ) на одном из выходов (О,1, 22 ) Формирует сдвигающие синхироимпульсы, обеспечивающие прием входной информации в соответствующийадресу хранящий регистр 6 при наличии сигнала записи т.СЗ ) или выдачуинформации из этого регистра при наличии сигнала считывания, разрывается сигналами записи. Так как сдви.гающие импульсы поступают с выходадешифратора 14 только на один хранящий регистр, но в остальных хранящих регистрах потери информациибыть не может,Сигнал записи адреса (СЗА) должен быть импульсным, а сигнал записи (СЗ) и сигнал считывания (СС)могут быть потенциальными, но подлительности должны...

Номер патента: 951403

Опубликовано: 15.08.1982

Автор: Емельянов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...такте работы происходит по сигналу с генератора 30 тактовых импульсов сравнение выходной величины0.1/О -дО/О 2 со входной О(Фиг.2 а).По окончании процесса сравнения результат запоминается на запоминаоцемконденсаторе интегратора 6, что обеспечивается замыканием ключа 29 посигналу управления с одного из шестых выходов генератора 30 тактовыхимпульсов (Фиг. 2 д, щ). По заднему фронту импульса, управляющегоключом 29, замыкаются разрядные ключи 16 и 17 интеграторов 8 и 9 с целью приведения их в исходное состояние для следующего такта работы(фиг. 2 1, я). В этом такте работыпроизводится считывание инвертированной величины сигнала по второмуадресу, что достигается изменениемпрограммы коммутации элемента стробирования 19, и на вход интегратора7...

Номер патента: 951404

Опубликовано: 15.08.1982

Авторы: Дубицкий, Корытный, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с выходами первого и второгоключей, вход первого ключа являетсявходом устройства, накопительныйэлемент, например, конденсатор, одна из обкладок которого соединенас инвертирующим входам второго усилителя и с выходом третьего ключа,вход которого соединен с выходомпервого усилителя, неинвертирующийвход соединен с другой обкладкойконденсатора и с выходом второгоусилителя, неинвертирующий входвторого усилителя соединен с шинойнулевого потенциала, третий усилитель, выход которого является выходом устройства и соединен со входомвторого ключа, в нем выходы первого и второго усилителей соединенысоответственно с первым и вторымнеинвертирующими входами третьегоусилителя, первый инвертирующийвход которого соединен с шиной нулевого потенциала,...

Номер патента: 951405

Опубликовано: 15.08.1982

Автор: Садыков

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с первым входом ключа, блок управления, выходы которого соединены соот" ветственно со входом разрядного блока и со вторым входом ключа, блок сравнения, выход которого соединен со входом блока управления, выход повторителя напряжения является выходом устройства, введены дифференцирующий элемент и источник опорного напряжения, выход которого соединен с первым входом блока сравнения, второй вход которого соединен с выходом дифференцирующего элемента, вход которого соединен с выходом усилителя, вход усилителя является входом устройства.На чертеже изображена функциональная схема предлагаемого устройства.Оно содержит усилитель 1, ключ 2, накопительный элемент, например конденсатор 3, повторитель 11 напряжения, разрядный блок 5, блок 6...

Номер патента: 951406

Опубликовано: 15.08.1982

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...возможны следующие вариэнты.951 ч 06 40 50 Одиночная 1 или любая некратная)ошибка зафиксирована только при первом считывании: тогда с выхода 17 варифметическое устройство и на пультоператора ( на фиг. 1 не показан) поступает сигнал одиночной ошибки и свыхода 13 - адрес половины массиваадресов. При повторном считывании навыходе 15 появляется сигнал "Разре"шение считывания", оОдиночная ошибка зафиксированатолько при повторном считывании. Навыходе 17 появляется сигнал одиночнойошибкина выходе 18 - адрес другойполовины массива адресов. В этом случае считанная в первом такте информация уже используется арифметическимустройством, а полученная с выходов 17и 18 информация об ошибке может бытьиспользована оператором или автоматом 2 одля контроля...

Номер патента: 953669

Опубликовано: 23.08.1982

Авторы: Голоборщенко, Гришина, Ероховец

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...канал 34 устрой"ства с адресными 35 и информационными 36 входами, и информационными 37выходами устройства, управляющий вход38 и индикаторный выход 39 устройства.Каждый из преобразователей 16 и16 содержит сумматор по модулю два 2 эи дешифратор (не показаны),Устройство работает следующим образом.. Код адреса первого слова поступает от первого устройства-потребителя на входы 31 первого 30 канала.Одновременно на входы 35 второго 34канала может быть подан код адресавторого слова. При этом наибольшийинтерес представляет, во-первых,несовпадение кодов адресов обоихслов и несовпадение кодов на выходах обоих преобразователей 16и 16, во-вторых, совпадение кодовадресов обоих слов или совпадениекодов на выходах обоих преобразователей 16 и 16 при...

Номер патента: 953671

Опубликовано: 23.08.1982

Авторы: Дубицкий, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...соединенс входом второго ключа, выходы управляемого делителя напряжения соединены с третьим и четвертым неинвертирующими входами основного усилителя, входы управляемого делителя напряжения и цифро-аналоговогопреобразователя соединены с шинами управления.На чертеже представлена функциональная схема предложенного устройства,Устройство содержит основной и дополнительный усилители 1 и 2, накопительный элемент, например конденсатор 3, ключи 4-8, цифро-аналоговый преобразователь 9, управляемый делитель 10 напряжения, шину 11 нулевого потенциала, резисторы 12-16, шины 17 управления, неинвертирующие входы 18-22 и инвертирующие входы 23 и 24 усилителя 1. Цифро-аналоговый преобразователь 9 представляет собой набор параллельно включенных...

Номер патента: 955196

Опубликовано: 30.08.1982

Автор: Ткачев

МПК: G11C 11/00

Метки: запоминающее

...накопителя 1 содержатся единицы, они будутсчитываться. При этом в разряды за-.писывается ноль. Но как только присчитывании из очередного разряда навыходе накопителя 1 будет нулевойсигнал, появится импульс на другомвыходе ключа 10 и в следующем такте на выходе. элемента 3 задержКисформируется сигнал, который посту-.пит на вход установки в ноль распределителя 5 и на вход Формирователя8 записи, который опросит дешифратор б. Перед этим дешифратор 6 был установлен распределителем 5, поэтому он выдаст импульс в тот же разряд 4 О5 О 55 6065 к одному из выходов дешифратора, один из выходов - к входу второго элемента задержки другой выход второго ключа является выходом устройства, а выходы дешифратора подключены к разрядным входам накопителя.На...

Номер патента: 955197

Опубликовано: 30.08.1982

Авторы: Горшков, Рябуха

МПК: G11C 11/00

Метки: запоминающее, обнаружением, ошибок

...состОянии регистры 2-4, а также реверсивный счетчик 13 обнулены, В режиме записи код адреса и 60 код записываемого слова подаются соответственно на входы регистра 4 и, через группу элементов ИЛИ б, на входы регистра 2 и производится запись слова в соответствующую ячейку нако пителя 1, Одновременно код адреса и код записываемого слова подаются соответственно на сумматор 7 и, через элементы ИЛИ 5 на сумматор 8, которые вырабатывают бйты четности адреса и записываемого слова, Биты четности объединяются сумматором 9 в результирующий бит. С управляющего входа 14 на вход элемента НЕ 11 при этом поступает нулевой сигнал. Следовательно, на выходе элемента НЕ 11 при этом будет единичный уровень. В случае единичного значения результирующего бита...

Номер патента: 955198

Опубликовано: 30.08.1982

Автор: Муравьев

МПК: G11C 11/06

Метки: запоминающее

...9 и так 25 через все запоминающие элементы 10всех слов накопителя.Устройство работает следующим образом.При считывании от адресных форми роэателей 1 в выбранную числовую шищ2, например в верхнюю, поступает,полный числовой ток считывания, способный переключить. расположенные на ней запоминающие элементы 10. Одновременно, от формирователей 3 числового тока ,запрета в шины числового запрета, 5 например 4 и б, проходящие через запоминающие элементы 10 невыбранных слов, поступают токи запрета по амплитуде, меньше тока трогания запоминающих элементов 10, а по направлениювстречные числовому току считывания. В результате совместного воздействия тока считывания и токов запрета запо" минающие элементы 10 первого и третье го слов оказываются под...

Номер патента: 955204

Опубликовано: 30.08.1982

Авторы: Бикмухаметов, Тахаутдинова, Трусфус

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...У. В регистры 2 и 3 записываются,соответственно нижние границы отрезков х ,и и длины отрезков К,(1 = 1-п) . Нройзводится установка в нулевые состояния триггеров 19 и 20 (фиг, 2) блоков 4 подачей сигнала на входы 28 и триггеров 43 и 44 (Фиг. 3) блоков 5 подачей сигнала на входы 45 блоков 5.В процессе поиска по принадлежности входного признака к заданным э устройстве отрезкам информация из регистров 1-3, которые являются, например, сдвигающими, поступает на входы 8 и 9 блоков 4 и входы 10-12 блоков 5 поразрядно, начиная со стар ших Разрядов. В каждом из блоков 4 триггеры 19 и 20 сохраняют нулевые состояния, если сигналы на входах 8 и 9 одинаковы, переходят э состояния соответственно 1 и О, если сигналы на входах 8 и 9 равны соответственно...

Номер патента: 955207

Опубликовано: 30.08.1982

Авторы: Бруевич, Воробьев, Вушкарник, Оношко

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...(также из блока 1)по управляющим шинам 44-51 - признакномера адресного массива, причем,так как данный накопитель являетсяпервым, а адрес обращения относится,например к третьему адресному мас -сиву, то разрешающий запись сигналпридет только по шинам 49-51 (таблица 1). Если адрес обращения относится к второму адресному массиву,то разрешающий сигнал придет го шинам 45-48, а если к первому, то пошине 44. Таким образом, соответствующие элементы И-НЕ 42 откроются инеобходимая подгруппа разрядов запишется в выбранный ряд БИС ОЗУ 52,(Управляющие и адресные шины БИСОЗУ с соответствующими вентилями непоказаны). Из сказанного становитсяясной коммутация управляющих шин44"51, а именно, шина 44 накопителя4 объединяется с шинами 45-48 накопителя...