Патенты с меткой «запоминающее»
Запоминающее устройство с коррекцией ошибок
Номер патента: 1336122
Опубликовано: 07.09.1987
Авторы: Лабунов, Суходольский, Урбанович
МПК: G11C 29/00
Метки: запоминающее, коррекцией, ошибок
..."4",Например, проверочная матрица Нкода при К = 8 имеет вид:11101001 1000010011011 01000Н= 01011100 0010000110111 0001011100110 00001При К = 8 необходимо г+1=5 проверочных символов. При возникновенииодной ошибки синдром имеет нечетныйвес (число единиц) а при возникновении двойной - четный,Устройство работает следующим образом,Режим работы, На входах 26 - информация, подлежащая записи в накопитель по адресу 8, На основанииэтого шифратор 5 вырабатывает проверочные символы, Кодовое слово, состоящее из информационных и проверочных битов по входам соответственно2 и 3 записывается в накопитель 1На этом цикл записи заканчивается.Режим считывания. На входе 6 устройств - нулевой сигнал. Считываемыеиз накопителя информационные и проверочные...
Запоминающее устройство
Номер патента: 1339653
Опубликовано: 23.09.1987
Авторы: Кокорев, Поляков, Труль, Халтурин, Чарушин
МПК: G11C 11/00
Метки: запоминающее
...может работать и в режиме обычного запоминающего устройства (ЗУ), Дпя этого коммутатор 2переключается в режим передачи напервый вход блока 3 информации с выхода счетчика 1. При этом устройствопредставляет собой два отдельных ЗУ,информация из которых считываетсяв регистры 8 и 4 соответственно,1(роме того, устройство может ра 40 ботать и в режиме ЗУ с таблицей косвенной ацресации на выходе. При этомблок 7 представляет собой основнуюпамять дпя хранения информации, которая при считывании через регистр45 8 и коммутатор 2 поступает на входблока 3, являющегося вспомогательной памятью, выполняющей функции хранения таблицы косвенной адресации,и адресом, по которому из блока 3 в5 О регистр 4 считывается результат,Таким образом,.устройство...
Постоянное запоминающее устройство с самоконтролем
Номер патента: 1339658
Опубликовано: 23.09.1987
Авторы: Бородулин, Елизаров, Иванов
МПК: G11C 29/00
Метки: запоминающее, постоянное, самоконтролем
...10 они складываются по модулю два сумматором 14 и элементами ИСКЛЗАЧЛИ,ЕЕ ИЛИ 15.1, ,15.тп- с содержимым триггеров 16.1. 16.тп, а результат суммирования записывается в этих триггерах. Спад импульса на выходе блока 4 управления вызывает инкремент содержимого счетчика 6 на единицу. Таким образом подготавливается считывание данных из накопителя 8 по адресу 0001. Процесс считывания данныхиз последовательных разрядов накопителя 8 и записи (или иначе - сжатия)этих данных в сигнатурном анализаторе 10 протекает и далее, вплоть до достижения адреса 111, прерываясь лишь на время подачи сигнала логической "1" на вход 2, После записи по фронту импульса с номером 2" в сигнатурный анализатор 10 данных расположенных в накопителе 8 по адресу 111,...
Запоминающее устройство
Номер патента: 1341641
Опубликовано: 30.09.1987
МПК: G11C 19/00
Метки: запоминающее
...поступают в блок 5, на информационные входы демультиплексоров 17 и 18 соответственно. На управляющие входы демультиплексоров подается код от шифратора 7. При р =0 (строка начинается в блоке 15) выходное слово блока 15 через демультиплексоры 17 и элементы ИЛИ 19 поступает на регистр 21, где и сдвигается влево на число разрядов, соответствующее адресу начального бита. Аналогично выходное слово блока 16 через демультиплексоры 18 и элементы ИЛИ 20 поступает на регистр 22. Параметр сдвига поступает на управляющие входы регистров 21 и 22 с выхода регистра 2 адреса начального бита. При р =1 (строка начинается в блоке 16) выходное слово блока 16 через демультиплексоры 18 поступает на элементы ИЛИ 19 и далее на регистр 21. Выходное слово блока 15...
Запоминающее устройство с контролем информации при записи
Номер патента: 1343444
Опубликовано: 07.10.1987
Авторы: Новикова, Студнев, Фукс
МПК: G11C 29/00
Метки: записи, запоминающее, информации, контролем
...на управляющий вход. триггера 16, который, срабатывая, формирует сигнал на вход формирователя 6 сигналов записи и разрешает прием импульса соответствующей команды из распределителя 5,Результат сравнения, поступившийна выход 12 устройства, может использоваться как сигнал контроля или каксигнал, управляющий работой запоминающего устройства с источниками пе.редачи и приема информации,Четвертым тактом цикла формируется команда записи, поступающая на информационный вход Формирователя 6 сигналов записи. При совпадении информации о наличии команды записи с сигналом обращения к блоку памяти накопителя 1, поступающего с выходов.дешифратора 9, на выходе формирователя 6 появляется команда записи входной инФормации в блок накопителя 1, т.е,...
Запоминающее устройство с произвольной выборкой
Номер патента: 1345202
Опубликовано: 15.10.1987
Авторы: Красилова, Лепешонкова, Ордынцев
МПК: G06F 12/06
Метки: выборкой, запоминающее, произвольной
...11устройства через блок 3 шинных формирователей, поступает на группу 18элементов И блока 1 коммутации данныхзаписи, открытую сигналом А 15=4, дублируется на выходах групп 19 и 20элементов ИЛИ, Таким образом, на информационные входы 172 и 173 блока 2накопителей поступают два одинаковыхбайта, однако записывается один изних: при АФ=1 - старший байт, а приАФ= ф - младший - в соответствующиезапоминающие элементы блока 2 накопителей.При чтении слова оба его байта,поступающие из блока 2 накопителей,записываются в регистры 200 и 201блока 5 коммутации данных считыванияпо сигналу низкого уровня на входе 7разрешения чтения устройства, Поскольку в данном режиме А 15=1, группа203 элементов И блока 5 коммутацииданных считывания закрыта, а группы204 и...
Запоминающее устройство с многоформатным доступом к данным
Номер патента: 1345259
Опубликовано: 15.10.1987
Авторы: Грищенко, Каверзнев, Метлицкий, Первицкий
МПК: G11C 15/00
Метки: данным, доступом, запоминающее, многоформатным
...которых имеют соединение, показанное на фиг, 7. Весь формат адреса, подаваемого на вход микросхем, состоит из трех полей. Первое поле (А) служит для реализации непосредственно многоформатного доступа, т.е. возможности обращения к данным по строкам и столбцам. В этом случае на блок микросхем поступают две шины - х и у. По шине подается адрес, определяющий номер строки или столбца в заданном квадрате, Значения кодов шины уполучаются после поразрядного сложе ния по модулю два кодов Б и х с помощью сумматора 5 по модулю два у= 8 + хУ выражением А (у+л И+) ч (х+л И).(2) Из выражения (2) следует, чтоесли вектор Б полностью нулевой, тоу= х+ и на всех адресных входахмикросхем памяти будет один и тот жекод х+, что соответствует выборкестроки....
Аналоговое запоминающее устройство
Номер патента: 1345261
Опубликовано: 15.10.1987
Автор: Рубцов
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...устройство работает как устройство где К - коэффициент передачи усилиУтеля 8 по неинвертирующемувходу двухполюсника 7 призамкнутой петле ДОС.При этом конденсатор 9 будет заряжен с масштабным коэффициентом К.В режиме хранения ключи 1-3 разомкнуты, а ключ 4 замкнут, При этомглубина ДОС максимальная и устройство работает как повторитель напряжения, поступающего через двухполюсник7 на неинвертирующий вход усилителя 8с конденсатора 9,Через двухполюсник 6 на выход ключа 1 подается напряжение следящейобратной связи с выхода усилителя 8,что повышает точность в режиме хранения за счет снижения тока утечкичерез разомкнутый ключ 2. Так какразность потенциалов на разомкнутомключе 2 поддерживается минимальной,то и его ток утечки будет...
Аналоговое запоминающее устройство
Номер патента: 1345262
Опубликовано: 15.10.1987
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...генератора 141тока равно - К 1,. При общем потреб 2ляемом мостовым элементом и транзисторами токе в момент выборки 1 О МА сопротивления первого и второго резисторов выбираются приблизительно равными 200 Ом, Входной информационный сигнал Ч передается через пря 1мо смещенные первый, третий, четвертый диоды 7, 9, 10 на базу первого транзистора 3 выборки и через второй, пятый, шестой диоды 8, 11, 12 на базу второго транзистора 4. Первый и второй транзисторы 3 и 4 формируют потенциал Ч, на конденсаторе 1, равный входному (кривая 1 временной зависимости Ч, на фиг. 2), такой же потенциал поддерживается на выходе 17 устройства усилителем 2, в качестве которого используется буферный повторитель (кривая 1 временной зависимости информационного...
Запоминающее устройство с коррекцией программы
Номер патента: 1347097
Опубликовано: 23.10.1987
Автор: Ваврук
МПК: G11C 11/00
Метки: запоминающее, коррекцией, программы
...генератор 8 импульсов. На выходе последнего тактовые импульсы формируются только при наличии единичного уровня на его входе. Сигналы с выхода генератора 8 поступают на вход суммирования счетчика 9, который предварительно установлен согласно данным на входе 15 (вход предварительной установки счетчика 9 на фиг.1 не показан). Выход переполнения устанавливает в нулевое состояниетриггер 7, запрещающий формирование импульсов генератора 8, и в единичное состояние триггер 10,Одновременно выход переполнения служит вторым управляющим выходом устройства.В блоке 5 полупостоянной памяти имеется дополнительный информационный разряд (второй выход блока 5), указывающий на наличие коррекции по каждому адресу. Если информация откорректирована,...
Аналоговое запоминающее устройство
Номер патента: 1348910
Опубликовано: 30.10.1987
Автор: Корытный
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...1 через ключ 7 охватывается глубокой отрицательнойобратной связью и потенциал на еговыходе близок к напряжению смещениянуля данного усилителя, На конденсаторе 2 отслеживается мгновенное значение входного сигнала на конденсаторе 3 выделяется близкое к нулю напряжение смещения нуля усилителя 1,При переходе ус,тройства к режиму хранения состояния ключей изменяютсяна противоположныеНа конденсаторе2 фиксируется амплитуда сигнала,присутствующего на входе устройства вмомент переключения, При этом на выходе устройства также устаначпивается величина напряжения, заполненногона конденсатсре 2, причем напряжениесмещения операционного усилителя 1компенсируется напряжением запомненным на Онценсаторе 3. Тем самымпредложенное устроиство...
Запоминающее устройство с обнаружением ошибок
Номер патента: 1348913
Опубликовано: 30.10.1987
Авторы: Алексеев, Демидова, Жучков, Косов, Росницкий, Савельев, Чумакова
МПК: G11C 29/00
Метки: запоминающее, обнаружением, ошибок
..."1" триггер 13 блока 3. Сигнал разрешения с этого триггера открывает элементы И 8 и управляет работой селектора 9.1В режиме записи сигналами с входов "Запись" и "Обращение" через элемент И 17 устанавливается в состояние "1" триггер 15 блока 11, разрешая тем самым запись информации вблок 1. Сигналом с триггера 13 блока3 через элемент ИЛИ 21 и элементИ 19 блока 11 устанавливается в состояние "1" триггер 16, который открывает элементы И 8 и через элементИ 20 и элемент ИЛИ 22 блока 11 производит считывание уже записанногои блокчетного байта, который срегистра 4 подается через элементыИ 8 и селектор 1 О на запись в блокодновременно с четным байтом, который передается на блок 1. с информа-.ционных входов устройства через коммутатор 6 и...
Трансформаторное постоянное запоминающее устройство
Номер патента: 1352534
Опубликовано: 15.11.1987
Автор: Романов
МПК: G11C 17/00
Метки: запоминающее, постоянное, трансформаторное
...включения на фиг,2 е) и открываются транзисторы 5 всех линеек, При этом на входе выбранной линейки подавляются все помехи от переднего фронта адресного тока, Затем ключ 3 выбранной линейки закрывается, а транзистор 10 этой линейки открывается. На первичной обмотке трансформатора 7 выбранной линейки меняется полярность напряжения, к концу первичной обмотки, которая была подключена к нулевому потенциалу через ключ 3, подключается источник питания Е через транзистор 10, а напряжение на втором конце первичной обмотки понижается за счет протекания тока через резистор 9 и включенные ключи 3 невыбранных линеек. Транзисторы 5 выбранной линейки при этом переходят из режима насыщения в режим отсечки, обеспечивая прохождение считанного...
Постоянное запоминающее устройство
Номер патента: 1354248
Опубликовано: 23.11.1987
Автор: Карпишук
МПК: G11C 17/00
Метки: запоминающее, постоянное
...2 И-ИИ-ИЕ 115) призодит к появпе 11 11НИ 10 Н 1 Х ВЫХадяХ у ГсОВНРИ 1, ,-1 ТО Саат ЯЕТСтВУЕТ ОкаНЧЯ НИ)Р Ргэ)г(МОВ ВЫ- барки и ВЫДЯчи 110135 гации н накОГ 1 и- теле 2 и подвоовки вхапа записи р- гистра 3 к повторной загцси.и .рав и )г пя Гот о л хо 3 я сЯиГо ого ретс:,стра 10 0)иавраменко поступает ;а первый вхо;.1, 03 е е)та И- И-Е 1 о ь я 1( 1(ак 1 я ( О 13 торам1 . 11входе нрисутстгует у 1)ове)ть 1 ,посту ПаСЩЦй С ИВЕРГ;НОГО ВЫХОЦа тРт,.ГГСРа 21, ГТОТТВ);71 Т Г Г 011 РН)1 Ц 1)Ггн 5ВЕНЬС ПЯТОГС 1 ЫХОДЗ. СДБР 1 О ВО ГО регистра 10 Отновременно поступает на третий вход элемента 21-ИПИ-НЕ 19И, ТЯК Ка)( На Е 1 О 7 -ТВ 1 ТО;уст ВХОПЕцпрс) тсв, е- - раг)е.ь "0"щий с прямого Выходя триггера 21 нсГРИВО 151 Т К ИЗМ НЕ-)1 СОС ТД Ят Ц Вт...
Резервированное запоминающее устройство
Номер патента: 1354250
Опубликовано: 23.11.1987
Авторы: Клепиков, Петровский, Шастин
МПК: G11C 29/00
Метки: запоминающее, резервированное
...3., памяти,приводящей к ошибке любой кратности, 20 с выходов блока 6 на входы элементаИЛИ 7 поступает нулевая информация(в искаженных разрядах появляютсяединичные сигналы), в результатечего с выхода элемента ИЛИ 7 на входтриггера 9 поступаст сигнал неисправности. Сигнал неисгравности переводит триггер 9 в другое устойчивоесостояние и поступа.ет на вход третье.го элемента И 10,.Сигнал с выхода триггера 9 гоступает на входы элементов 1 О, - 10 ина управляющие входы ключей 1 1 ичто приводит к подаче питающего напряжения на гервый .1, и второй 3 ре зервные блоки памяти и задействованию в работу всех блоков памяти запоминающего устройства. 11 ри этом свыходов блоков 4 - 4 э на входы соответствующих коммутаторов 8, -8 зпоступает информация...
Запоминающее устройство с многоформатным доступом к данным
Номер патента: 1355997
Опубликовано: 30.11.1987
Авторы: Аноприенко, Башков
МПК: G06T 1/00, G11C 11/34
Метки: данным, доступом, запоминающее, многоформатным
...соответствующие значения заносятся в регистр 1 адреса, регистр 3 данных и регистр 2 Формата. В соответствии со значением Формата дешифратор 8 вырабатывает при Р 1 единичное значение на одном из выходов, например на выходе ш (1 Мп) . С помощью элементов блоков 919управления доступом на адресных входах, соответствующих младшим разрядам адреса, блока 6 памяти данных устанавливаются единичные значения во всех разрядах адреса и, следовательно, осуществляется адресация к той ячейке памяти, адрес которой является максимальным для соот,ветствующего данному Формату блока данных. По сигналу на входе "Запись" устройства в указанную ячейку записывается значение данных, а в блоке 10 памяти блока 9 71 управления доступом Фиксируется Формат путем...
Аналоговое запоминающее устройство
Номер патента: 1356000
Опубликовано: 30.11.1987
Автор: Шолохов
МПК: G11C 27/00
Метки: аналоговое, запоминающее
...устройства.Аналоговое запоминающее устройствосодержит накопительный элемент наконденсаторе 1, операционный усилитель 2, ключи 3-5 и резистивный дели-.тель 6 напряжения,Устройство работает следующим образом.В режиме выборки ключи 3 и 4 замкнуты, ключ 5 разомкнут. При замкнутом ключе 3 оба резистора резистивного делителя 6 напряжения оказываютсявключенными в параллель между инвертирующим входом и выходом операционного усилителя 2, т,е, операционныйусилитель 2 включен по схеме повторителя напряжения, и на его выходе устанавливается напряжение, равноесумме входного напряжения устройстваи напряжения смещения нуля усилителя2. Это напряжение запоминается наконденсаторе 1. При переходе устрой, ства в режим хранения, когда ключи 3и 4 размыкаются,...
Логическое запоминающее устройство
Номер патента: 1359801
Опубликовано: 15.12.1987
Авторы: Авгуль, Козюминский, Мищенко, Терешко
МПК: G11C 15/00
Метки: запоминающее, логическое
...хранятся и-е разряды (Ч=1,2) всех занесенных Функций (;1 . Причем каждая занесенная Функция с;1 занимает свой столбец в накопителе 3;.50Таким образом, переменные, поступающие на вход 7 дешифратора 1, определяют номер разряда функций (;1 и-Е переменные, по которым разлагаются функции Г;, поступают на входыщ-М1= С. Сыэлементов И 2, где формиуогруются всевозможные конъюнкции рангов г 2, и-х из пбступающих перемениых хСумматоров по модулю два 4, столько, сколько записано функций Я; накопителя 3 Обозначим это число р1 1 Тогда число элементов И 9, в коммута" торе 5 также равно р . Причем выход я-го сумматора (я=1, р, ) по модулю два из группы 4; подключен к второму входу я-го элемента И 9 коммутатора 5, . Первый вход я"го элемента И 9;...
Полупостоянное запоминающее устройство
Номер патента: 1359802
Опубликовано: 15.12.1987
Авторы: Бородин, Паращук, Суворова
МПК: G11C 17/00
Метки: запоминающее, полупостоянное
...коМмутаторы 9 и 8 на входы-выходы, причем на входы коммутатора 9 информация поступает через селектор 6.Режим работы с укороченными (в данном случае половинными) словами.На вход 11 подают сигнал "О". Для того, чтобы полностью использовать информационную емкость количество адресов увеличивается вдвое, что осуществляется формирователем э, который в зависимости от сигнала на ши 10 ется.20 Формула изобретения 25 30 35 40 45 50 55 не 13 ("О" или "1") осуществляетстробирование обращения либо к одной,либо к другой половине блока 1 памяти. Информация через селектор .7 с одной группы информационных шин распределяется на две группы для записи в одну и другую половины блока 1 памяти. При считывании информация поступает только через селектор 6 (с...
Запоминающее устройство
Номер патента: 1361569
Опубликовано: 23.12.1987
Авторы: Белков, Братальский, Смирнов
МПК: G06F 13/14, G11C 11/00
Метки: запоминающее
...примере адреса СОЗУ короче на 5 разрядов (АБ 6-14, АМ 6-14). Старщий (первый) разряд первого адреса чтения (1 АВ 1), определяет блок памяти, к которому производится обращениеО - чтение иэ блоков 55;1 - чтение из блоков 5 ,5 Шифраторы 3 и 3 формируют уп равляющие сигналы на выходах 24-27, 30-33, определяющие режим обращения к памяти, Коды старщих разрядов адреса определяют режим обращения 0000 - отсутствие обращения;1000 - обращение к СОЗУ;0000 - обращение к ОЗУ,первый блок памяти;1000 - обращение к ОЗУ,второй блок памяти,АВ 2-5= АМ 2-5= В начале такта на входы устройства подаются адреса обращения 1 АВ, 2 АВ, АИ, которые могут относиться как к ОЗУ, так и к СОЗУ, и сигналы - на выходы 7-15. Коммутаторы 1, и 1 При обращении к памяти ОЗУ...
Запоминающее устройство
Номер патента: 1361623
Опубликовано: 23.12.1987
Авторы: Каустов, Погорелов, Торошенко
МПК: G11C 11/00
Метки: запоминающее
...для25записи в них информации. Обращатьсяк регистрам 5 можно или как к внешним устройствам, или как к ячейкампамяти. В последнем случае каждомурегистру присваивается определенныйадрес иэ адресного пространства процессора. В этом случае ячейки в блоках 2 памяти, имеющие такие же адреса, как и регистры 5 не используются,З 5 Для записи информации в какой-ли-,бо регистр 5 процессор выставляетна шину адреса код адреса требуемогорегистра, на шину 7 данных - унитарный код нужного блока 2 памяти в 40 соответствующей зоне (код содержиттолько одну единицу в одном из разрядов, а все остальные разряды -нули), на вход 6 записи-считыванияподает сигнал записи. При этом на 45 одном из выходов дешифратора 4 фор61623 5 10 Тираж 588 Подписное ВНИИПИ...
Запоминающее устройство с самоконтролем
Номер патента: 1361624
Опубликовано: 23.12.1987
МПК: G11C 11/00
Метки: запоминающее, самоконтролем
...с выхода элемента ИЛИ 58 по цепи И 48, так как этот элемент открыт кодом "1", с элемента НЕ 76,поскольку у него на входе код "0" с элемента И 36, триггер 20 устанавливается в "1", а триггер 21 - в "0". На выходе сумматора 22 код "1", который разрешает прохождение сигнала через элемент И 46 с выхода элемента И 48 Сигнал с выхода элемента И 46 через элемент ИЛИ 57 поступает на вход триггера 42, который разрешает запись в накопители 5 и 6 обратных кодов с регистров 7 и 8 числа, затем содержимое регистра 7 (прямой код) пере- записывается в регистр 13, а регистра 8 - в регистр 14,. По истечении времени, определяемого элементом 65 задержки (необходимого для записи в накопители 5 и 6), производится считывание из накопителей 5 и 6 на...
Запоминающее устройство
Номер патента: 1361630
Опубликовано: 23.12.1987
Автор: Игнатьев
МПК: G11C 11/40
Метки: запоминающее
...1 памяти с высокимбазовым потенциалом, после завершенияформирования уровня напряжения на базах токоограничительных транзисторов 11 и 12 соответствующего блока 2компенсации разброса параметров элемента памяти целиком протекает в выбранный элемент 1 памяти, В результате описанного распределения токовсчитывания на информационных входахвыходах 18 и 19 выбранного столбцаматрицы Формируются логические напряжения, На входах/выходах 18 и 19,где ток считывания протекает в эмит 1361630тер токоограничительного транзистора11 или 12 блока 2 компенсации разброса параметров элемента памяти,формируется напряжение низкого логи 5ческого уровня, а на других информационных входах/выходах 18 и 19 формируется.напряжение высокого логического уровня,Блок 2...
Постоянное запоминающее устройство
Номер патента: 1361631
Опубликовано: 23.12.1987
Авторы: Иванов, Кейлин, Криксин, Криницын
МПК: G11C 17/00
Метки: запоминающее, постоянное
...7, и хранимого предыдущего адреса в регистре 11 на элементе 12. В случае сравнения адресоввыбранный ранее Формирователь остается открытым, считывание информациипроизводится из тех же запоминающихмодулей, что и в предыдущее обращение,В случае несравнения адресов с регистров 7 и 11 на элементе 12 формиру.ется сигнал Останов , который поступает в центральный процессор и запрещает обращение к постоянному запоминающему устройству. Этот же сигналпоступает на регистр 6 и запрещает 55выдачу неопределенной информации в1магистраль ЭВМ в случае, если машинапроизводит другие операции в этот момент времени. Если ЭВМ работает в асинхронном режиме, то достаточно подать сигнал "Останов" на регистр 6,Формирование сигнала "Останов" происходит...
Буферное запоминающее устройство
Номер патента: 1361632
Опубликовано: 23.12.1987
МПК: G11C 19/00
Метки: буферное, запоминающее
...блока 1 памяти. Сигнал с выходаэлемента ИЛИ 31 задерживается наэлементе 37 задержки и бпрашиваетэлементы И 33 и 34.При правильном чтении данных навыходе блока 5 контроля присутствуетвысокий уровень сигнала, которыйчерез элемент ИЛИ 32 разрешает формирование на выходе элемента И 34импульса сопровождения считанных данных, присутствующих в этот моментна вьиодах 3 устройства. При чтенииданных с ошибкой на выходе блока 5контроля присутствует низкий уровеньсигнала. Повторно операция чтениявыполняется при условий, что триггер11 установлен в нулевой состояние, 1361632свидетельствующее о том, что при выполнении операции записи выполнялось дублирование записи данных по этому адресу в оба накопителя 24 и 25,При высоком уровне сигнала на инверсном...
Буферное запоминающее устройство
Номер патента: 1361633
Опубликовано: 23.12.1987
МПК: G11C 19/00
Метки: буферное, запоминающее
...состоянии триггера 26, При появлении 1 1361633Изобретение относится к вычислительной технике, может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов и является усовершенствованием устройства по авт. св.Р 1101889.Цель изобретения - расширение области применения устройства за счетвозможности приема информационногопотока с произвольными характеристиками.На чертеже приведена структурная 15схема устройства.Устройство содержит накопитель 1,информационные входы 2 и выходы 3,сумматоры 4 и 5, группы элементовИ-ИЛИ 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и12, элементы НЕ 13 и 14, регистр 15,схему 16 сравнения, элемент ИЛИ 17,входы 18-20...
Запоминающее устройство
Номер патента: 1361636
Опубликовано: 23.12.1987
МПК: G11C 29/00
Метки: запоминающее
...информации.Сигнал с выхода элемента 46 задержки через элемент ИЛИ 15 (фиг.1) обеспечивает занесение усиленной информации в регистр 7. Одновременно с этим в регистры 12 и 13 этот же сигнал за" носит соответственно результат работы блока 10 и информацию, полученную для записи по входам 25. Это необходимо для сохранения записываемой информации (после сброса ее с входов 25), последующего сравнения ее с результатом работы блока 9 и считанной в регистр 7 информации.При правильной работе тракта записи-считывания блок 16 по сигналу на входе 36 определяет равенство записанной и считанной информации и не выдает на выход 31 сигнала ошибки. Если в тракте записи-чтения имеются нарушения, то или в регистре 7 находится информация, отличная от...
Запоминающее устройство с исправлением ошибок
Номер патента: 1363303
Опубликовано: 30.12.1987
МПК: G11C 11/00
Метки: запоминающее, исправлением, ошибок
...блокапамяти заполнены и для дальнейшей 10записи необходимо увеличить его емкость.Сигнал с выхода 32 через соответствующий элемент И 12, открытый сигналом с выхода дешифратора 10, обеспе чивает прибавление единицы в соответствующий счетчик 23 и, тем сажм,формирует адрес очередной ячейки дляданного блока памяти.На этом цикл записи слова заканчивается и выполняется запись очередного слова, Если запись производится в этот же.блок памяти, то словозаносится в следующую по номеру ячейку, Если же производится запись в 25другой блок памяти, то она начинается с нулевойячейки. Под воздействиемсигналов сдвига единица по кольцуциркулирует в регистре 36 сдвига,обеспечивая формирование необходимых ЗОуправляющих сигналов. Окончание процесса записи...
Запоминающее устройство
Номер патента: 1363306
Опубликовано: 30.12.1987
Авторы: Сидоренко, Урбанович, Юхименко
МПК: G11C 11/40
Метки: запоминающее
...устройство работает следующим образомИнформационная емкость накопителей 1 и 2 одинакова, а их сумма составляет информационную емкость ЗУ. Если принять, что одновременно опрашиваются и элементов накопителей, то число опрашиваемых элементов в накопителях 1 и 2 соответствует и/2,Адреса дефектных столбцов определяются при обычном функциональном контроле ЗУ. При обнаружении одного или нескольких одноименно опрашиваемых столбцов в соответствующем накопителе ( или 2) адрес этого столбца запоминается в первом блоке 21 или 22, При одновременном появлении дефектов в одноименных стобцах накопителей 1 и 2 адреса стобцов Фиксируются отдельно в одном из блоков 21 и в соответствующем блоке 22 (практика показывает, что вероятность такого события...
Ассоциативное оперативное запоминающее устройство
Номер патента: 1363307
Опубликовано: 30.12.1987
Авторы: Зеебауэр, Корнейчук, Марковский
МПК: G11C 15/00
Метки: ассоциативное, запоминающее, оперативное
...29 и23 блока 16 управления производитсясдвиг влево соответсвенно регистра9 маски и индексного регистра 13 сзаполнением кулями освободившихсяразрядов, По адресу, определяемомумодифицированным кодом опроса, вблоке 11 памяти записывается нуль,затем по способу, описанному вьппе,инвертируется (и)-й разряд регистра 3, и соответствующим модифицированным кодом опроса, выбираемым вкачестве адреса блока 11 памяти, производится опрос соответствующейячейки блока 11 памяти. Если в упомянутой ячейке записана единица, топроцесс стирания заканчивается, аесли нуль - то производится сдвиговлево регистра 9 маски и индексногорегистра 13, и процесс исключенияпродолжается по способу, описанномувьппе,При поиске слова в предлагаемомустройстве по совпадению...