Постоянное запоминающее устройство

(19) (11) 1 С 17/ ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(088.8)свидет11 С ельство ССС 11/34, 1.79 ьство СССР 17/00, 198 ет 11 сится к выч ожет быть и и ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ 3526042/2420,12,8229.02.88. БИнститут ки.М.ГлушковВ.П.Деркачоборыкин и681.327.66Авторское728, кл, Сторское св2411, кл,(54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОИ СТВО(57) Изобретение отноислительной технике и м спользовано при .проектировании постоянных запоминающих устройств, Цельюизобретения является повьппение быстродействия устройства. Для достижения этой цели в устройство введеныблок 17 фиксации напряжения на выбранной адресной шине и блок 18 формирования порогового напряжения, Введенные блоки поэволяют уменьшить перепады напряжения между шинами приработе устройства, обеспечить переэаряд емкостей шин,накопителя 1 О через низкоомные цепи, а также автоматически изменять порог срабатыванияэлементов ИЛИ 11 при изменении напряжения на выбранной адресной шине.Изобретение относится к вычислительной технике и может быть исполь-,зовано при проектировании постоянныхзапоминающих устройств,Целью изобретения является повышение быстродействия устройства.На чертеже приведена схема устрой"ства. 30 10На схеме показаны адресные входы1 устройства, первый 2, второй 3 итретий 4 дешифраторы, формирователи5 сигналов выбора разряднык шин,формирователи сигналов управленияадресными ключами первой б и второй 7 групп, первая 8 и вторая 9группы адресных ключей, матричныйнакопитель 10, блок 11 пороговыхэлементов ИЛИ, информационные выходы12 устройства, ограничители 13 разрядного тока, блок 14 фиксации напряжения на невыбранных разрядныхшинах накопителя, источник 15 опорных напряжений, блок 16 фиксации напряжения на невыбранных адресных шинах, блок 17 фиксации напряжения навыбранной адресной шине, блок 18формирования порогового напряжения.Устройство работает следующимобразом.Дешифраторами 2-4 расшифровываются три группы адресных входов 1 устройства. Формирователи 5-7 ограничивают сигналы на уровнях, задаваемыхисточником 15 опорных напряжений.Блоком 14 фиксации напряжения на невыбранных разрядных шинах обеспечивается электрический разряд всех невыбранных разрядных шин до напряжения низкого уровня, определяемогонапряжением на адресных входах устройства. Блоком 1 б фиксации напряжения на невыбранных адресных шинахобеспечивается заряд всех невыбранных адресных шин до уровня напряжения, исключающего уменьшение токазаряда разрядных шин за счет протекания токов через невыбранные элементы памяти. Блок 17 фиксации напряжения на выбранной адресной шинеобеспечивает малую зависимость напряжения на выбранной адресной шинеот разброса параметров элементов,сопротивления шин и информации, записанной в выбранном слове, Блок18 формирования порогового напряжения обеспечивает передачу измененийнапряжения на выбранной адресной шине на вход блока 11 пороговых элементов ИЛИ для управления порогом срабатывания,Полученный на выбранном выходе дешифратора 2 сигнал высокого уровня поступает на формирователь 5 сигнала выбора разрядной шины, который ограничивает его по амплитуде, С выхода формирователя 5 сигнал поступает на ограничители 13 разрядного тока (резисторы), число которых равно числу разрядов накопителя 10. В случае разрыва в цепи элемента памяти разрядная шина накопителя заряжа" ется до уровня,. лежащего выше пора" га срабатывания порогового элемента ИЛИ блока 11, и на информационном выходе 12 формируется выходной сигнал. Невыбранные разрядные шины, а также шины, в которых цепь элемента памяти замкнута, разряжаются до уровня, лежащего ниже уровня срабатывания пороговых элементов ИЛИ блока 11. Разряд происходит по соответствующим низкоомным цепям, обеспечивающим высокую скорость протекания процесса разряда. Снижение напряжения на выбранной адресной шине в результате разброса параметров элементов или в результате малого количества элементов памяти, через которые протекает ток считывания, невелико вследствие отпирания в блоке 17 транзистора и протекания коллекторного тока. Порог срабатывания элементов ИЛИ блока 11 автоматически изменяется при изменении потенциала на выбранной адресной шине, которое передается блоком 18 формирования порогового напряжения.ф о р м у л а, и з о б р е т е н и яПостоянное запоминающее устройство, содержащее три дешифратора, входы котсрых являются адресными входа". ми устройства, матричный накопитель, ограни .ители разрядного тока, формирователи сигналов выбора разрядных шин, первые выходы которых соединены с выходами первого дешиАратора, а выходы через ограничители разрядного тока - с разрядными шинами матричного накопителя, первую и вторую группы адресных ключей, формирователи сигналов управления адресными ключами первой и второй групп, первые входы которых соединены с выходами вто1377914 Составитель А.ДерюгинТехРед И.Попович КоРРектоР М,Демчик Редактор Н. Слободяник Заказ 880/49 Тираж 590ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 рого и третьего дешифраторов соответственно, а выходы - с управляющимивходами адресных ключей соответствующих групп выходы адресных ключейвторой группы соединены с входамиадресных ключей первой группы, выходы которых соединены с адресными ши-.нами матричного накопителя, блокификсации напряжения на невыбранных 10адресных и разрядных шинах, выходыкоторых соединены соответственно садресными и разрядными шинами матричного накопителя, блок пороговых эле-,ментов ИЛИ, первые входы которого 15соединены с разрядными шинами матричного накопителя, а выходы являютсявыходами устройства, источник опорных напряжений, первый и второй выходы которого соединены соответственно с вторым входом формирователя сигнала выбора разрядных шин и входомблока фиксациц напряжения на невыбраиных адресных шинах о т л и -.чающееся тем, что, сцельюповышения быстродействия устройства,оно содержит блок формирования порогового напряжения и блок фиксациинапряжения на выбранной адресной шине, вход которого соединен с третьимвыходом источника опорных напряжений, а выходы - с адресными шинаминакопителя и входами блока формирования порогового напряжения, выходкоторого соединен с вторыми входамиблока пороговых элементов ИЛИ, четвертый и пятый выходы источника опорных напряжений соединены соответственно с вторыми входами формирователей сигналов управления адреснымиключами первой и второй групп, входыблока фиксации напряжения на невыбранных разрядных шинах накопителясоединены с входами первого дешифратора.