Патенты с меткой «запоминающее»

Номер патента: 936031

Опубликовано: 15.06.1982

Авторы: Дубицкий, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...будет показано, близко к нулю. При переходе в режим выборки ключ 4.размыкается, а ключи 3, 5 и 6 замыкаются. Напряжение от источника входных сигналов через замкнутый ключ 3 поступает на вход 11 усилителя 1, представляющего собой дифференциально-дифференциальный усилитель. Напряжение, близкое к входному, поступает также с некоторой задержкой на вход 13 усилителя 1. Задержка вызвана перезарядом конденсатора 9 с выхода повторителя 7. Повторитель 7 реализован по разомкнутой схеме и, следовательно, не содержит внутренних цепей коррекции. Известно, что такие схемы, имеющие низкую точность, обладают предельным быстродействием, поэтому перезаряд конденсатора 9 может быть завершен за несколько десятков наносекунд. За это время напряжение на...

Номер патента: 936032

Опубликовано: 15.06.1982

Авторы: Онищенко, Сапига

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выход которого является выходом устройства.На чертеже представлена функциональная схема предложенного устройства.Устройство содержит ключи 1 и 2, нелинейные элементы, например диоды 3, 4 и 5, усилитель 6, накопительный элемент, например конденсатор 7, шину 8 нулевого потенциала и шину 9 управления.Элемент 4 может быть выполнен в виде операционного повторителя, усилителя либо нуль-органа.Устройство функционирует следующим образом.Управляющий сигнал 11 упр, открывает ключи 1 и 2. Конденсатор 7 под действием входного положительного сигнала начинает заряд и одновременно сигнал 1.1 вх. воздействует через диод 4 без задержки на вход усилителя 6 и на катод диода 5, запирая его и предотвращая тем самым стекание накапливаемого напряжения...

Номер патента: 936033

Опубликовано: 15.06.1982

Авторы: Горбенко, Горшков, Николаев, Огнев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...Кроме того, вход регистра 5 слова соединен с выходом усилителей 6 записи-считывания.Адрес подается на адресные входы 13 устройства, записываемое слово - на инфор мационные входы 14, а считываемое - наинформационные входы 15.Устройство работает следующим образом.В паузах между внешними обращениямиблок 10 управления производит контроль исправности ячеек адресного блока памяти 1.При обнаружении неисправности в какой- либо ячейке блок 10 управления определяет кратность ошибки и записывает адрес неисправности ячейки в аргументную часть 9 ассоциативного накопителя 7, причем крат ность ошибки соответствует количеству разрядов функциональной части 8.При обращении к запоминающему устройству по адресу, установленному на входах 13, происходит...

Номер патента: 936034

Опубликовано: 15.06.1982

Авторы: Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...к первому 2, второму 3 и резервному 4 блокам памяти по одинаковым адресам. При этом в ячейке резервного блока 4 памяти содержится сумма по модулю два одноименных разрядов соответствующих ячеек первого 2 и второго 3 блоков памяти. Информация, считанная с первого рабочего блока 2 памяти, поступает в блок 5 контроля на входы сумматора 7 и на входы коммутатора 9.Одновременно на другие входы сумматора 7 поступает информация, считанная по тому же адресу с блока 4. Сумма по модулю два информации, считанной с блоков 2 и 4, и равная, при отсутствии неисправностей, информации, считанной с блока 3 памяти, поступает на входы коммутатора 10. Аналогичным образом информация, считанная с блока 3 памяти, поступает в блок 8 контроля, на входы...

Номер патента: 936035

Опубликовано: 15.06.1982

Авторы: Белалов, Журавский, Забуранный, Мусиенко, Рудаков, Саламатов, Селигей, Харитонов

МПК: G11C 29/00

Метки: запоминающее, резервированное

...данного адреса блок 4, которыйи будет доступен при обращении по заданному математическому адресу, Далее блок 2переводит коммутатор 5 в режим приемастарших разрядов адреса с входа 8 устройства, а накопитель 6 - в режим считыванияинформации, после чего устройство ожидаетзапроса на использование.При обращении к устройству процессор(не показан) выставляет на входе 8 адрес,данные (при операции записи), код опера 5 1 О 15 20 25 30 35 40 45 50 55 4ции и сигнал запроса на обращение. Старшие разряды адреса поступают в блок 2 и через коммутатор 5 - в накопитель 6, При этом по этому адресу происходйт считывание слова из накопителя 6, которое поступает в блок 3. Если хотя бы в одном разряде считанного слова имеется единичная информация и...

Номер патента: 938317

Опубликовано: 23.06.1982

Автор: Голоборщенко

МПК: G11C 11/00

Метки: запоминающее, оперативное

...с содержимым регистров 1 и 3 подключит усилители 8 через коммутаторы 9. 1 к регистру 10. 1 первого выходного канала 33 устройстваТаким5 образом, считанное первое слово из накопителя 7 поступит на первый информационный выход 27. 1 устройства. 6В дополнительном выходном канале 32 адрес второго слова, поступивший на входы 29 и 30 через регистры 14 и 15 будет передан на входы первого 20. 1 и второго 20.2 элементов И, первые входы схем 21.1 и 21.2 сравнения и входы распределителя 16,На вторые входы схем 21.1 и 21.2 сравнения. с выходов регистров 1 и 3 поступят коды адреса первого слова, поданного на входы 24 и 25. При несовпадении кодов адресов первого и второго слов, на выходе хотя бы одного из элементов НЕРАВНОЗНАЧНОСТЬ 35 фиг.2)...

Номер патента: 938318

Опубликовано: 23.06.1982

Авторы: Дубицкий, Корытный, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...по разомкнутой схеме, обладающей максимальнымбыстродействием, и широкополосныхусилителей с малым коэффициентом передачи, что позволяет повысить быстродействие устройства.В устройстве также уменьшена погрешность, обусловленная зарядомо ъ ). 1) конденсатора 8 токами утечки, так какключ 4 в режиме хранения находитсяпод нулевым напряжением.Введение дополнительных конденсаторов не требует увеличения выходного тока усилителя 7 в режиме выборки,в указанном режиме эти конденсаторыпрактически не заряжаются,В предалагаемом устройстве, в от"личие от известного, на любом этапе работы отсутствуют значительныеизменения выходного напряжения, чтоснижает время его установления впределах заданной точности. е КЗ - коэффициент передачи разоутого...

Номер патента: 938319

Опубликовано: 23.06.1982

Авторы: Андреев, Калынюк, Корытный, Мелихов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...ключами 4 и 7 устройствонаходится в режиме записи. Напряжениес первого входа устройства передаетсяусилителем 1, охваченным отрицательной 20обратной связью, на обкладку конденсатора 8. Напряжение с второго входа устройства также передается повторителем9 на другую обкладку конденсатора 8,Таким образом, на конденсаторе 8 отслеживается разность напряжений, присутствующих на входах устройства с погрешностью, обусловленной конечным коэффициентом передачи усилителя 1 и отличием от единичного коэффициента передачи повторителя 9, Напряжение, прикладываемое к ключу 5 близко к нулевому,поскольку напряжения на другом входеи выходе усилителя 1 практически не отличаются от входного на первом входеустройства,При изменении состояния всех ключейна...

Номер патента: 940235

Опубликовано: 30.06.1982

Авторы: Острась, Энтин

МПК: G11C 11/00

Метки: запоминающее

...21 первичные обмотки и вторичная обмотка 22 трансформатора.Устройство работает следующим образом.В исходном состоянии блок 15 управления не выдает управляющих сигналов. Дешифратор 1 подготавливает адрес выбираемого слова, регистр 16 подготавливает код числа для записи в накопитель 3, дешифратор 14 подготавливает адрес считываемой разрядной обмотки 18 и 19 накопителя 3.При записи информации блок 15 выдает управляющие сигналы на формирователи 2 и формирователь 5. Формирователи 2 формируют ток выбора в одну из числовых обмоток 17 накопителя 3 по адресу, сформированному дешифратором 1. Форми рователь 5 формирует ток записи кода числа, который протекает через разрядные шины 18 и 19 накопителя 3 и далее через диоды 7 на шину нулевого...

Номер патента: 940239

Опубликовано: 30.06.1982

Авторы: Воронов, Жердев, Масловский, Самарин, Шаповал

МПК: G11C 21/00

Метки: динамическое, запоминающее

...триггеры, дополнительный ключ 12, дифференци рувщий элемент 13, эмиттерный повторитель 14, ограничитель 15 амплитуды, инвертирующий усилитель 16, ограничитель 17 амплитуды. Устройство имеет входы 18 и 19 и выход 20.Работа устройства начинается с подачи на вход 18 серии прямоугольных импульсов, подлежащей запоминанию (фиг. 2). Прямоугольные импульсы, проходя через дифференцирующий элемент 13, преобразуются в серию коротких остроконечных импульсов, соответствующих передним и задним фронтам импульсов входной серии, и поступают на входы эмиттерного повторителя 14 и усилителя 16. С выхода эмиттерного повторителя 14 серия двух- полярных остроконечных импульсов поступает на ограничитель 15, где импульсы отрицательной полярности,...

Номер патента: 940241

Опубликовано: 30.06.1982

Авторы: Андреев, Беляков, Пресняков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...устройства припоступлении к нему последовательногопотока обращений с операцией фСчитывание" и безошибочной работе блоков 1и 1 памяти.Под воздействием управляющих сигналов блоха 8 первое обращение к устройству передается в блок 1 памяти: адресобращения с шин 9 переписывается врегистр 2 и через коммутатор 6 поступает на адресные входы блока 1 памяти, в котором по данному адресу начинается процесс считывайия информации. При этом с блока 8 по шине 13 передается сигнал приема обрашения, инициирующий формирование к устройству второго обращения. Второе обращение ввиду занятости первого блока 1 памяти передается в блок 1 памяти: адрес обращения записывается в регистр 2 и через коммутатор 6 поступает на адресные входы блока 1 памяти, в...

Номер патента: 941977

Опубликовано: 07.07.1982

Автор: Кутшбах

МПК: G06F 3/00

Метки: бухгалтерских, запоминающее, машин, программное, электронных

...22 вывода, регистр 25 ввода,регистр 23 команд и счетчик 24 команд. Оставшиеся ячейки запоминающего устройства предназначены дляхранения операндов и команд дополнительной программы. Программныйбарабан 5 разделен на сегменты(фиг.3). Один сегмент образует носитель программы, на котором запоминаются команды соответственнообрабатываемой основной программы.Эти команды представлены функциональными ползунками 16, отсутствию или наличию которых присвоено двоичное значение 0 и 1. Функциональные ползунки 16, установленные перпендикулярно к продольному направлению прОграммного барабана 5,считываются устройством 7 считывания(основная программа/дополнительная программа)х, - х Команды для механики(декодирование и выполнение команд меканичес кими...

Номер патента: 942132

Опубликовано: 07.07.1982

Авторы: Кравцов, Милославский, Самойлов

МПК: G11C 19/04, G11C 7/00

Метки: буферное, запоминающее

...накопителя с;Устройство работает следующим обра зом.В исходном состоянии счетчики 6 ап О ресов записи и считывания 7, а также .триггеры 15-17 обнулены, на входах, вХодного регистра 2 и соответственно на информационных входах накопителя 1 соцержится входная информация.,цРабота БЗУ начинается с режима записи. Импульс записи поступает на Х-вхоц триггера 16 записи и переводит его в единичное состояние, открывая элемент И 18 по первому вхоау. В отсутствии импульса считывания на выходе инвертора 24 присутствует логическая единица, поэтому при включении триггера 16 записи на выхопе элемента И 18 появляется положительный перепад напряжения, но которому ГОИ. 21 вырабатывает импульс записи. Этот импульс открывает логиче 132 бские элементы И...

Номер патента: 942139

Опубликовано: 07.07.1982

Авторы: Заиченко, Шрайбман

МПК: G11C 19/00

Метки: буферное, запоминающее

...выборка адресов 25 накопителей 6 и 7 осуществляется со - ответственно с помощью счетциков 4,9 и дешифраторов 5 и 8. Выборка адреса разрешается сиг налом У 3 для накопителя б и сигналом У 4 для накопителя 7. Изменение . состояния счетчика 4 осуществляется по заднему фронту сигнала У 3, а сцетцика 9 - по заднему фронту сигнала У 4.Каждому состоянию любого иэсчетчиков соответствует определенная ячейка связанной с ним матрицы памяти эа исключением последнего состояния, поскольку ячейка для последнего слова сообщения в матрицах памяти отсутствует. Таким образом, последнее слово сообщения в БЗУ не записывается.45При записи в регистр 1 входного слова, содержащего кодовую комбинацию маркера конца сообщения, дешифратором 15 формируется сигнал...

Номер патента: 942140

Опубликовано: 07.07.1982

Автор: Шишкин

МПК: G11C 19/04

Метки: запоминающее, оперативное

...При записи: с помощью регистра 11 и дешифратора 10 выбирается нужная группа чисел, в которую необходимо записать информацию, на входы ключей 7 приходят из блока 12 по выходу 15 и .от регистра 8 сигналы разрешения записи, а также сигналы записи по выходу 13 блока 12, Количество сигналов соответствует количеству чисел в структурной группе накопителя.В зависимости от того, что записывается 1 или 0, определяемые регистром 2 и блоком 3), разрядно-ад- ресный ток проходит или не проходит через пару входов 17 накопителя 4.5 9421Одновременно сигналы записи подают. ся и на дешифратор 5 в соответствии с кодом адреса выбранного числа,Как при записи, так и при считывании из блока 12 по выходу 16 по даются синхросигналы с частотой повторения в...

Номер патента: 942141

Опубликовано: 07.07.1982

Авторы: Пестов, Прокашев, Соловьев, Страбыкин, Шибанов

МПК: G11C 11/00

Метки: запоминающее

...данных, представляюших собой группы одноименных разрядов И чисел, производится выбор запоминающих эпементов и считывание группы разрядов и чисел из блоков па- ., мяти-го столбца матрицы, При этом на вторых входах блока 14 эпементов 25 ИСКЛЮЧАЮЩЕЕ ИЛИ появляются сигналы, соответствуюшие группе одноименных разрядов И чисел. В случае несов паденйя каких-либо разрядов считаннойгруппы с разрядом признака, соответст-вуюшие им разряды итогового регистра18 сдвига через блок 17 элементов Иустанавливаются в нулевое состояние.Если на выходе коммутатора 11 маскиустанавливается сигнал "0", то выбор,считывание и изменение содержимого итогового регистра 18 сдвига не вьшопняются. Если иа выходе второго элемента ИЛИ 21 единичный сигнап (хотя бы...

Номер патента: 942142

Опубликовано: 07.07.1982

Автор: Супрун

МПК: G11C 11/00

Метки: запоминающее, многоканальное, резервированное

...И. Таким образом, сигнал обращения поступает топько на тот из бпоков 21-2 в который в соответсч вуюшую ячейку записывается информация,При чтении информации сигнал на входе 22 не вырабатывается, а считанная с соотве тствуюшей ячейки соответствующего бнока 2 -2, информация через эпемент ИЛИ 8 поступает на информацион- .ный вход бпока 9, Когда бпоки 2-2 в каждом канапе 1 исправны, до обращения к устройству во всех разрядах регистра 12 имеются единицы, поэтому в этом спучае с выходов 231-23 коммутаторов 13-13 поступают единичные сигнапы на соответствующие входа мажоритарного эпемента 11, бпока 15 и шифратора 16, На инверсном выходе мажоритарного элемента 11 и на соответствующем входе блока 15 при этом сиг-нал отсутствует, а на прямом...

Номер патента: 942149

Опубликовано: 07.07.1982

Автор: Климас

МПК: G11C 11/34, G11C 11/40

Метки: запоминающее

...шине8, Общая точка соединения этих режсторов соединена с базой переключающеготранжстора 9.Блок 2 сброса состоит из двух транзисторов 10 и 11 И - р - И типа, ре 30жсторов 12 и 13, суммирующего резистора 14, нагрузочного режстора 15,кнопочного переключателя 16, нагрузочного резистора 17,Запоминающее устройство работаетследующим образом.В исходном состоянии после включения напряжения питания ячейки памятизакрыты, Закрыты транжсторы 3 и 9всех ячеек памяти, транзистор 11 закрыт,а транзистор 10 открьгг, При нажатиикнопки переключателя 16 первой ячейкизакорачиваются выводы коллектор-емиттер транжстора 3 этой ячейки, открывается транзистор 9 этой ячейки и егоколлекторный ток открывает транзистор ф 53, который остается открытым и послеотпускания...

Номер патента: 942152

Опубликовано: 07.07.1982

Авторы: Балашов, Владимиров

МПК: G11C 15/00

Метки: запоминающее, логическое

...вариант выполнения блока управления.Устройство содержит , фиг.17 накопитель 1 на регистрах 2 сдвига с информационными 3 и управляющими 4 входами, счетчик 5 с входами суммирования б и вычитания 7, блок 8 определения знака числа, элементы И 9 со входами 10 и 11, и одним из выходов 12, блок 13 управления с входами 14 и 15 и выходами 16 и 17, вычитатель 18 с входами 19-21, элемент НЕ 22 с входом 23, регистр 24 числа с первым входом 25, формирователь 26 сигнала переполнения с входом 27.Блок управления содержит фиг.2) генератор 28 сигналов, триггеры 29 и 30, элементы И 31 и 32, триггер 33, элемент И 34, элементы ИЛИ 35- 39, Фсрмирователь 40 сигналов начальной установки, элементы И 41-44, элементы ИЛИ 45-47, триггеры 48-50,элемент И 51,...

Номер патента: 942153

Опубликовано: 07.07.1982

Автор: Соколов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...усилителем 3как синфазная помеха и будут ослаблены на выходе устройства тем больше, чем более идентичны каналы ичем больше коэффициент ослаблениясинфазных напряжений усилителя 3.Режим хранения. В этом режиме одновременно размыкаются ключи 4 и 5,При отсутствии конденсатора 8 зарядна конденсаторе 6 не сохранялся бывследствие перезаряда конденсатора6 входным сигналом, имеющимся на первом выходе усилителя 2, через паразитную емкость ключа 4. Аналогичнопри отсутствии конденсатора 9 зарядна конденсаторе 7 не сохранялся бывследствие перезаряда конденсатора7 входным сигналом, имеющимся навтором выходе усилителя 2, черезпаразитную емкость ключа 5, Величина ошибки тем больше, чем больше величины паразитных емкостей ключей4 и, 5 и чем выше...

Номер патента: 942154

Опубликовано: 07.07.1982

Авторы: Абрамов, Андреев, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с вторым входом второго усилителя и с одними из выводов первого и второго пассивного элементов, второй выход второго усилителя подключен к другому вь 1 воду первого пассивного элемента, выход первого усилителя соединен с вторым выводом второго пассивного элемента, выходы третьего и четвертого ключей соединены с шиной нулевого потенциала. аНа чертеже изображена функциональная схема предлагаемого устройства,Устройство содержит усилители 1и 2, накопительный элемент, например конденсатор , ключи 4-7, пассивные элементы 8 и 9 и шину 10 нулевого потенциала.Устройство работает следующим образом,В режиме записи замыкаются ключи4 и 6. Конденсатор 3 заряжается донапряженияС ЬХгде А - коэффицйент передачи усилителя 1, при этом на выходе...

Номер патента: 942155

Опубликовано: 07.07.1982

Авторы: Андреев, Бохонко, Давымука, Корытный

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...предлагаемого устройстваа.Устройство содержит усилителии 2, накопительный элемент, например конденсатор 3, ключи 4-8,входы 9 и 10 уатройства, выход 11устройства и шину 12 нулевого потенциала.Устройство работает следующим образом. 4С замкнутыми ключами ч, 7, б иразомкнутыми ключами 5 и 8 устройство находится в режиме выборки.Одна обкладка конденсатора 3 соединена с шиной 12 нулевого потенциала, а другая - с выходом усилителя1 и выходом 11 устройства. Усилительохвачен отрицательной обратнойсвязью, цепь которой образована уси- О лителем 2, Выходное напряжение усилителя 1, до которого заряжается конденсатор 3, определяется выражением АА 2. А д О. 1+АА 1 +Я А о 1 1+ А 1 Агде О и О - напряжения на входах9 и 10 устройства соответственно;1и 1...

Номер патента: 942156

Опубликовано: 07.07.1982

Авторы: Гумовский, Куцан, Тур, Харчук

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и шину напряжения смещения, выход буферного усилителя сое -динен с первым входом второго операционного усилителя, второй вход которого соединен с шиной напряжения смещения и с первым входом первого операционного усилителя, второй вход которого является входом устройства.2 ОНа фиг. 1 изображена функциональная схема предлагаемого устройства;на фиг, 2 - временные диаграммы,поясняющие работу устройства,Устройство (фиг. 1) содержит первый операционный усилитель 1, ключ 2,накопительный элемент, например конденсатор 3, буферный усилитель 4, второй операционный усилитель 5, шину 6напряжения смещения и шину 7 нулево- звго потенциала,Устройство функционирует следующимобразом.Входное напряжение Цпоступаетна инверсный вход первого...

Номер патента: 942159

Опубликовано: 07.07.1982

Авторы: Горбенко, Николаев, Шипилов

МПК: G11C 29/00

Метки: запоминающее

...коммутации с второй группы выходов накопителя 1 через коммутатор 2 на входы дешифратора 3, разрешается передача сигналов управления с первой группы выхо, - дов накопителя 1 через блоки элементов И 4 -4 и на выходы устройства, а входы устройства подключаются к входам формирователя 8 адресных сигналов через коммутатор 7 адресов. В соответствии 55 с кодом коммутации, поступающим на входы дешифратора 3, последний обеспечивает передачу сигналов управления с 59 4йервой группы выходов накопителя 1 через один из блоков элементов И 4 4 на соответствующую группу выходов устройства.В зависимости от размеров первой зоны в ней выделяется Ми( о) =1,2) сегментов, длина каждого из которых равна длине второй зоны. При выборке очередного слова из...

Номер патента: 942160

Опубликовано: 07.07.1982

Авторы: Елисеев, Жаворонков, Петушков

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...контрольных разрядов столбцов, изменяя состояние при любой модификации данных в каждой странице матричного накопителя 1.Если в процессе обработки данныхпосле считывания очередного словаиз матричного накопителя 1 в инфор"мационный регистр 2 блок 3 контроляобнаруживает ошибку, в формирователь 7 запросов управления выдаетсясигнал о наличии ошибки, Формирователь 7 запросов управления возбуждает запрос, по которому блок 8 управления запускает последовательностьдействий по обработке возникшей ошибки, Эта последовательность включаетсохранение содержимого регистра 9адреса (адрес ячейки, в которой обнаружена ошибка) в местной памяти 46логического блока 6. В регистр 10четности столбцов передается словочетности столбцов данной страницы,Далее...

Номер патента: 942163

Опубликовано: 07.07.1982

Авторы: Слюсарь, Сташко, Токарев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...последовательно формирует на адресных шинах 1 коды Э 942163рому произошел сбой или отказ функциональных частей запоминающего устройства (ЗУ), в частности накопителей,что снижает надежность как самого устройства, так и в целом вычислительной 5системы, в которую данное устройствовходитЦель изобретения - повышение надежности устройства.Поставленная цель достигается тем, 10что в запоминающее устройство с автономным контролем введены дополнительные регистр адреса и элементы И, причем одни из входов дополнительного регистра адреса соединены с входами вто Брого дешифратора, а выходы - с однимииз входов дополнительных элементов И,выходы которых подключены к одним извходов элементов ИЛИ второй группы,другие входы дополнительного регистра...

Номер патента: 942164

Опубликовано: 07.07.1982

Авторы: Паниковский, Савельев

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...ошибки считанное слово из регистра 1 пересылается в блок 4, где происходит его вычитание из контрольного слова, хт 1 аняшегося в блоке 4. Записываемое слово поступает по входной кодовой шине числа 6 в регистр 1, Од- новременно с этим по шине 9 подается команда, которая подготавливает блок 4 к режиму прямого счета. Затем записываемое слово из регистра 1 передается и записывается по ранее выбранному адресу в накопитель 2 и переписывается в блок 4, где оно складывается с контрольным словом. Таким образом, формируется контрольное слово для массива слов Уу,,При считывании из накопителя 2 слово поступает в регистр 1, после чего с помошью блока 3 проверяется отсутствие в нем ошибок. Если слово считано с ошибкой, блоком 3 вырабатывается...

Номер патента: 943843

Опубликовано: 15.07.1982

Авторы: Аверьянов, Гарин, Елисеев, Крупин

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...из матрицы 38 элементов памяти.Если адрес, по которому производитсязапись, находится в матрице 38элементов памяти (фиг.2 б), то записьданных производится и в накопитель 4(Фиг.1),Если при чтении данных иэ накопителей 1-3 возникнетошибка, котораябудет обнаружена в блоке 8 (фиг.1),тос его второго выхода сигнал поступает на второй вход 62 (фиг,З) блока6. По этому сигналу счетчик 59 Уста:навливается в единицу, а в регистр 60с первого входа 61 блока 6 заносится.часть старших разрядов адреса (номернеисправного из накопителей 1-3). Вдальнейшем запоминающее устройствоработает следующим образом. на выходе одной из схем 40-42 сравнения) означает, что данные находятся в матрице 18 (фиг.2 а). Сигналы свыходов схем 40-42 сравнения черезвыход 47...

Номер патента: 943844

Опубликовано: 15.07.1982

Авторы: Автономов, Китович, Лебедь, Поспелов

МПК: G11C 11/00

Метки: запоминающее, оперативное

...и входам 13 признака записи каждого блока 1 памяти. Младшие адресные входы 14 всех блоков 1 памяти поразрядно объединены и связаны с соответствующими выходами 15 младших разрядов регистра 4 адреса. Точно так же поразрядно объединены и старшие адресные входы 16, но подключены к младшим выходам 17 блока 3 корректировки адреса, старшие адресные выходы 18 которого соединены со входами дешифратора 2, выходы которого, в свою очередь, подключены к входам 19 выборки соответствующих блоков 1 памяти. Информационные входы 20 регистра 5 и инФормационные входы 21 элемента И 6 подключены к тем разрядам внешней числовой магистрали 9, по которым передается соответственно ад. ресная часть команды и ее код. Элемент И б имеет внешний управляющий вход...

Номер патента: 943848

Опубликовано: 15.07.1982

Автор: Козлов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...входам элемента ИЛИ-НЕ на его адресные шины присоединяются не при 1, а при 10, и в этом случае выход элемента б соединен со входом элемента 4 через инвертор 20 3. Контакты переключателя 5 замкнуты.Емкость (объем) ПЗУ равна произведению и на а. Выигрыш в количестве элементов получается при мщ и при п=1 количество элементов связи уменьшается в два раза по сравнению с матричным ПЗУ.ПЗУ емкостью на 1024 бита работает следующим образом. 30Адреса разбиваются на группы п=16 и в=64 (и а=16 64=1024). В этом случае количество блоков 1 равно 16, а элементы б имеют 32 входа (вН 2). Пусть на выходе запоминающего уст ройства требуется получить ф 1 ф при адресе 1 п и адресах: 1 а; 2 а; 5 щ 7 вт 8 щр 15 щт 1 бвт 20 в; 23 вт 2 бв; 30 а;32 щт 35 щт 40 вт...