Патенты с меткой «запоминающее»

Номер патента: 1249590

Опубликовано: 07.08.1986

Автор: Слюсарь

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

..."Лог. 1".При наличии признака иЗапись нашине 2 управления с второго выходаблока 7 управления поступает сигнал 55на третий вхоД формирователя 6. Приэтом в регистр 25 сдвига формирователя 8 записывается код данныхпоступающий с информационной шины 3, и блокируется работа формирователя 6, на выходах которого формируется уровень "Лог, 0". На выходе регистра 25 формирователя 8 формируется код нида 0001, Этот код, имеющий "1" н нулевом разряде данных, указывает, что при обращении к накопителю по вполне определенному адресу в режиме записи, нулевой разряд данных инвертируется.Код адреса ячейки накопителя выбирается из условия максимального числа обращений к ней программы процессора. Например, при использовании ОЗУ н аппаратуре,...

Номер патента: 1249591

Опубликовано: 07.08.1986

Авторы: Ломанов, Медведев, Носов, Смирнов

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...На четвертый вход блока 12 обнаружения и исправления ошибок подается импульс разрешения сравнения с соответствующеге триггера из группы триггеров 45 формирования и происходит сравнение контрольных битов, считанных из накопителя,9 и полученных из второго блока 11 кодирования. По результатам сравнения определяется, есть ли" ошибка в считанной информации. Если ошибка есть и ее кратность не превышает исправляющей способности кода, то блок обнаружения и исправления ошибок инвертирует соответствуюпц 1 ебиты выходного слова основной информации, считанной из накопителя 8,Скорректированное информационнве слово поступает на вход регистра 13 выхрдной информации и записывается в него при поступлении стробирующего импульса, Формируемого одним из...

Номер патента: 1249592

Опубликовано: 07.08.1986

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...выходу 35 устройства, появляется сигнал одиночной (некрат ной ) ошибки.В зависимости от результатов контроля возможны следующие варианты.Одиночная или любая некратная ошибка зафиксирована только при первом считывании. Тогда с выхода 35 в арифметическое устройство и на пульт оператора (не показан) поступает сигнал одиночной ошибки. При повторном считывании из другой половины накопителя на выходе 33 появляется сигнал "Разрешение считывания".Одиночная ошибка зафиксирована только при повторном считывании. На выходе 35 появляется сигнал одиночной ошибки. В этом случае считанная при первом такте. информация уже используется арифметическим устройством, а полученная с выходов 36 информация о неисправных разрядах может быть...

Номер патента: 1249594

Опубликовано: 07.08.1986

Авторы: Белалов, Бочков, Лихтер, Рудаков, Саламатов

МПК: G11C 29/00

Метки: запоминающее

...из регистра 11 его данные поступают на выход устройства,Регистр 11 служит для тестового контроля формирования физического адреса. При чтении из регистра О егоданные поступают на выход устройства через мультиплексор 12. При обращении к блоку 3 памяти мультиплексор 17 передает младшие пять разрядов адреса на входы блока 3. При операции запись с элементов ИЛИ 58 и59 блока 2 поступают сигналы записисоответственно в младшее или старшее 35слово блока 3, а с формирователя 20поступают данные.При операции чтения данные с выхода блока 3 поступают через мультиплексор 16 на выход устройства. Мультиплексор 16 выполняет выдачу младшего или старшего (в зависимости отмладшего разряда адреСа) слова,считанного из блока 3 на выход устройства. Сигналы...

Номер патента: 1251175

Опубликовано: 15.08.1986

Авторы: Авдюхин, Эпштейн

МПК: G11C 11/00

Метки: запоминающее

...18 формируется маска, сиг калы которой через инверторы 2 поступают на входы элементов И 11, открытые сигналом Б по своим вторым входам. В результате отпираются те группы элементов И 7, которые находятся в пределах формата выбираемого слова. Через элементы ИЛИ 5, одну из групп элементов И 56 блока 9, открытую сигналом с выхода дешифратора 17, и открытые сигналомэлементы И 1 О выбранное слово во втором такте поступает в младшие разряды числовой шины 30, где этот код удерживается до конца третьего такта. В начале третьего такта сигналом Ц все содержимое ячейки памяти накопителя через элементы ИЛИ 13 и 14 записывается в регистр 4. В четвертом такте сигналом (1 эта информация регенерируется в той же ячейке памяти накопителя. Таким образом, в...

Номер патента: 1251176

Опубликовано: 15.08.1986

Авторы: Банников, Миськов, Пастух

МПК: G11C 11/00

Метки: запоминающее, многоканальное

...в виде элементаНЕ 31, первого 32 и второго 33 триггеРов и элемента НЕРАВНОЗНАЧНОСТЬ 34,Каждьгй из блоков 14 и 15 (фиг.4)состоит из первого 35 и второго 36 50элементов И,Устройство работает следующим образом.Генератор 11 вырабатьгвает две серии непересекающихся импульсов 55(Фиг.5), длительность которых одинакова и определяется временем циклазаписи считывания накопителя 1. Рассмотрим работу первого канала16 устройства. Код адреса слова поступает на вход 19 формирователя 4адресных сигналов. Одновременно навход 20 записи или вход 21 считывания поступает сигнал, который черезэлемент ИЛИ 8 поступает на вход формирователя 12 и разрешает формирование одиночного импульса из серии Г,с помощью которого на выходе формирователя 4 адресных...

Номер патента: 1251178

Опубликовано: 15.08.1986

Авторы: Носов, Пестов, Родионов, Страбыкин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...ю АЗУ осуществляется в следующей последовательности.В соответствии с содержимым счетчика 2 из блока 1 памяти производится считывание п -разрядной инФормациии соответствующего ей п -разрядногокода маски в регистр 3. Замаскированные разряды информации должнь исключаться иэ операции сравнения. Зтуфункцию выполняют одноразрядные ком мутаторы 5.В случае когда разряд замаскированна соответствующий вход блока 7 черезкоммутатор 5 подается Разряд информации с выходов регистра 8, т.е. длязамаскированного разряда на соответствующих ему входах блока 7 имеетсяодинаковая информация и, таким образом, он не влияет на результат сравнения.В случае, когда разряд не замаскирован, на соответствующий вход блока 1178 27 через коммутатор 5 подается...

Номер патента: 1251179

Опубликовано: 15.08.1986

Авторы: Уланов, Штенников

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...2,-2, элементыИЛИ 3-3 п блок 4 управления и накопитель 5, выходы 6 которого являютсявыходами накопителя. Дешифратор 1имеет вход 7. Устройство также содержит регистр 8 признака поиска, регистр 9 признака считанной информации и блок 10 сравнения, выход 1которого является управляющим выходом устройства. 20Устройство работает следующим образом.В регистры 2,-2 заносится информация с учетом выбранного вида поиска инф,рмации, содержащейся н накопителе 5. Количество регистров зависит от количества видов поиска. Приподаче с входа устройстоа 7 на дешифратор 1, сигнала опроса на. соответствующем выходе дешифраторапоявляется логическая единица, выбирающаяопределенный регистр 2, информацияс выхода которого поступает на входыэлементов ИЛИ 3 и...

Номер патента: 1251181

Опубликовано: 15.08.1986

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...для этого элементы ИИЛИ 21 выходные разрядные сигналы счетчика 18 адреса записи. Запись данных в блок 1 памяти производится сигналом на входе 7 управления устройства. Одновременно этот сигнал поступает на вход одновибратора 11 блока 9 селекции признаков. Одновиб3 125ратор 11 формирует по заднему фронтупоступающего на него сигнала короткийимпупьс, который проходит через открытый элемент И 12 и элемент ИЛИ 13на выход блока 9. Этот сигнал, поступая на второй вход блока 5, производит модификацию содержимого счетчика18 адреса записи (добавляется единица) и счетчика 20 объема (добавляется единица) Запись последующих ин- ОФормационнъх посылок производитсяаналогично до тех пор, пока на второмвыходе управления блока 5 Формирования адреса...

Номер патента: 1251184

Опубликовано: 15.08.1986

Автор: Никулин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...По окончании импульса С 1 Б ,40 длительность которого несколько больше переходных процессов преобразователя 7 и блока 2 записи, производится запись в блок 3 под действием сигнала х (О), рабочая точка которого 45 перемешается в положение 1, одновременно блок 4 считывания сбрасывается в нуль.В первом цикле в такте считывания аналогично нулевому циклу блок 4 считывания формирует сигнал У (1)= =х ,(1) и рабочая точка перемещается в положение О, По о: ончании переходных процессов такта считывания компаратор 5 при дх(1)=1 Б -Увс (1)СО 55 выдает на блок 6 сигнал сброса а=1, а при дх(1).0 - сигнал логического нуля а, =О, т,е. в этом случае сброса 184 4разряда преобразователя, включенногов предыдущем нулевом цикле, не происходитВ первом цикле в...

Номер патента: 1251185

Опубликовано: 15.08.1986

Авторы: Солонин, Юшков

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...КМПУЛЬСОВ С Одного КЗ ВЫходов реверсивного счстсккг 3 черезэлемент запрета, а также переключает реверсквцый счетчик 7 в режим обратного счета Устройство входит врежим хранения Одиночного процесса,в котором происходит непрерывная цкркуляция информации с одного из выходов на один из его входов через реверсквный счетчик 7.На одном из выходов счетчика 7 появляется импульс в момент достижения им нулевого (начального) зцаче.щя. Этот импульс является ицформацконным импульсом запомненного одиночного процесса. С выхода элемента 5 запрета он поступает ца второй вход счетчика 7 и через элемент 8 задержки на управляющий вход блока б. В результате происходит записьдвоичного кода с выходов блока 6 в счетчик . На выходах счетчика 7...

Номер патента: 1251186

Опубликовано: 15.08.1986

Авторы: Курочкин, Смирнов, Шубин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...отказа, новае состояние заносится в накопитель 3. Наряду с кснтрслеь выходов накопителяУстройства ведет контроль выходов накопителя 2, чта защищает от подключения неисправнагс разряда этого накопителя к выходу устрсйстУстосиствс требует дополни "ельнаезремя на анализ сшибок и коммутациюразрядов тс.ькс в момент первого обнаружения отказа, Р дальнейшем при обращении к отказавшему адресупотери времени на контроль существенна сакращаютсл,Ф с р м у л а и з а б р е т е н и я1. Запоминающее устройство с самоконтролем,. садер кащее блок управления. Основные и резервный накопители, регистр адреса., регистры данных, блок свертки па модулю два, причем адресные входы первого основного и резервного накопителей подключены к выходу регистра...

Номер патента: 1251188

Опубликовано: 15.08.1986

Авторы: Барашенков, Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элементов 4 сравнения образуются одновременно сигналы "0" и"1", а на выходе блока 14 (выходеэлемента ИЛИ-НЕ 16) - сигнал "1",соответствующий неисправности устройства,Выходные сигналы элементов 4 срав нения анализируются пороговым элементом 18 и схемами сверки по модулю два второго блока 28 контроля следующим образом, 125Выходной сигнал порошк ового элемента 18 принимает значение "1" при количестве сигналовна его входах, большем половины количества входов, и 0 в других случаях, Такое функ ционирование порогового элемента 18 позволяет определить четность информации, записанной в накопители 1 и 2, и кодирование информации (прямой или обратный код), записанной в накопи- О тель 2, при условии исправности хотя бы одного накопителя и...

Номер патента: 1252816

Опубликовано: 23.08.1986

Автор: Урбанович

МПК: G11C 29/00

Метки: запоминающее

...накопителя 1 выбира 1252816ется так же, как и в режиме записи,На входе 26 устройства имеется нулевой сигнал. На выходе 23 триггера 19также 0", Производится считываниебита информации из опрашиваемогоэлемента памяти накопителя 1, которыйпоявляется на выходах усилителей 9.Далее на вьгходе 30 элемента 28 задержки появляется единичный сигнал,который разрешает считывание инфор Омации из накопителей 2 и 3 и запрещает через элемент И 5 обращение кэлементу памяти накопителя 1. Считанные из накопителей 2 и 3 биты информации (назовем их проверочными) с 15выходов усилителей 10 и 11 поступают на входы элемента И 36. Если информация считывается из дефектного(отказавшего) элемента памяти накопителя 1, то на выходе 38 элемента 20И 35 единичный сигнал,...

Номер патента: 1252817

Опубликовано: 23.08.1986

Авторы: Ваврук, Мельник, Цмоць

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...единиц в счетчик 8. Сдвиг осуществляется в сторону младших разрядов,Считанная информация из накопителя 3 записывается в регистр 4 и поступает на регистры 5 -5 число котоК У рых определяет быстродействие устройства. Организация сдвигов и запись в счетчики 7, -7 происходит аналогично описанному.После необходимого количества сдвигов на выходах регистра 24 появляется нулевой уровень, запрешающий прохождение импульсов с генератора 23 на выходы формирователя 12, Считанные из накопителя 3 контрольные разряды также записываются в регистр 4 и поступают на блоки 9 и 10 для сравнения и формирования контрольных признаков.При исправности устройства на выходе 22 формируется признак достоверности, указывающий, что информацию из регистра 4 (выход 19)...

Номер патента: 731864

Опубликовано: 30.08.1986

Авторы: Кляус, Ковалевская, Черепов

МПК: G11C 11/40

Метки: запоминающее, интегральное

...2 образуется потенциальная яма. Однако перетекание заряда и" равновесной ИДП-емкости 8 под электроды 2 невозможно, так как в исходном состоянии потенциал электрода 9 равен нулю и между потенциальными ямами равновесной МДП-емкости 8 и электрода 2 существует потенциальный барьер для неосновных носителей заряда.Для перетекания заряда потенциаль -ный барьер под электродом 9 снижается путем подачи на электрод 9 отрицательного напряжения соответствующей амплитуды. После заполнения неосновными носителями потенциальнойямы под электродом 2 снимается напряжение с управляюшего электрода 9,Таким образом, под электродами 2 находится равновесный эаряд неосновныхносителей.Подобно описанному выше далее изпод электрода 2 заряд передается подэлектрод...

Номер патента: 1256095

Опубликовано: 07.09.1986

Авторы: Бойко, Панасенко

МПК: G11C 19/00, H03M 9/00

Метки: буферное, запоминающее

...на вход блока 2 и на один из входов элемента И 17, на на второй вход которого поступает сигнал с выхода блока 18, при этом на выходах 32 и 33 присутствуют сигналы, запрещающие соответственно дальнейшую запись (считывание) в (из) накопитель 1 информации как последующих разрядов информационного кода, так и информационных кодов вообще. Сигнал на выходе 33 сигнализирует о том, что число информационных кодов, заданное входной шиной 26, записаноГсчитано) в (из) накопитель 1, По1256095 1 О 15 20 25 30 35 40 45 50 55 следующее считывание (запись) из (в) накопителя 1 возможно только после подачи сигнала обращения на вход 26,Последовательность ввода и вывода информации в (из) накопитель 1 определяется управляющими сигналами на входах 22; 30, 23 и...

Номер патента: 1256096

Опубликовано: 07.09.1986

Авторы: Белалов, Бочков, Рудаков, Саламатов

МПК: G11C 11/00

Метки: запоминающее

...1 О, регистр 11,а также признак занятости, которыйпоступает в блок 1,Мультиплексор 9 принимает адресобращения с входа 14 и формирует двепосылки, сначала старшие разряды адреса (адрес строки), затем младшие разряды адреса, которые поступают в блок10, который принимает с входа 16 сигнал Запись", Последний задает однуиз двух операций: запись (ниэкий уровень)и чтение (высокий уровень). При операции "Запись" блок 10 принимает данные с входа 13, две посылки адресас мультиплексора 9, стробы приема адреса строки и адреса столбца с блока 3.При операции "Чтение" блок памятипринимает те же сигналы с блоков 9и 3 и вьщает считанные данные в регистр 11, с выхода которого данные поступают на выход 17 устройства.В конце операции блок 3 снимаетпризнак...

Номер патента: 1256097

Опубликовано: 07.09.1986

Авторы: Барчуков, Лавриков, Неклюдов, Сергеев

МПК: G11C 11/40

Метки: запоминающее

...шин55 3 и 4 токами этих шин 1 , а потенциалы на этих шинах понйжаются. Привыборке включается транзистор 31 и1его коллекторный ток (приблизительрв в котором аО - логический перершпад напряжения на разрядной шине, а ток 1 складывается из тока 1, и тока через соответствущий диод 25 или 26,. В ЗУ большой информационной емкости (более четырех К бит) С образуется емкостями ш элементов памяти и величинапо отнорш,шению к полной задержке считываниясоставляет 15 20 м (О 5 О 7) и задержки сигналов в транзисторах 5 15 и 27, пренебрежимо малы в1сравнении с Т , что повышает быстродействие ЗУ.Рассмотрим считывание логической в и1 из элемента 1 . При этом тран 11зистор 35 включен, а транзистор 34 выключен. Величина Е выбираетсяоптиз соотношения 35Е - Ц...

Номер патента: 1256098

Опубликовано: 07.09.1986

Авторы: Алексеенко, Вариченко, Корнейчук, Марковский, Раков, Томин, Усиков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...фиксируется в регистре 3,Если числа, точно совпадающие с заданным в накопителе 1 нет, то формируется сигнал нулевого уровня с выхода элемента ИЛИ 4. Среди группы элементов И 6 открыт только элемент И, соответствующий младшему разряду так что на блок 31 сравнения подается сигнал, соответствующий значению младшего разряда заданного числа.Соответственно, на прямом выходе блока 31 формируется сигнал, соответствующий значению младшего разряда заданного числа (при поиске ближайшего меньшего) и сигнал, инверсный значению младшего разряда (при поиске ближайшего большего). Рассмотрим случай поиска ближайшего большего.1Если младший разряд заданного числа равен нулю, то на прямом выходе блока 31 формируется сигнал единичного уровня, который...

Номер патента: 1256100

Опубликовано: 07.09.1986

Авторы: Антонюженко, Величко, Дичка, Корнейчук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...вЬ цразрядное (К = - -) и-ичное (Ч=2 ),слово, Размерность проверочной матрицы Н кода определяется следующим об"разом. Количество строк матрицы находят из неравенства1 256100 зК 1=Ц 4+П 5+06+И 7+и 8 К 2 =и 1+П 2+ и 3+Н 7+П 8 20 КЗ=П 1+2 02+3 03+04+205+3 06+08 =М 1+П 4+П 8)+2 (02+05) +3 АЗ+06) . Значение К 1 формируется на сумматорах 19 (младший разряд) и 20 (старший разряд), значение К 2 - на сумматорах 21 и 22 соответственно, КЗ на сумматорах 31 и 32. При записи информации значение входа 57 равно нулю, а значение входа 58 равно едини-., це. На вход блока 1 поступают информационные разряды слова с выходов 15 4.1.1-4.8.2 блока 2, а также контрольные разряды (выходы элементов П 46, 48; 50, 52; 54, 56). При чтении (К+ш) -разрядное...

Номер патента: 1257700

Опубликовано: 15.09.1986

Авторы: Антоненко, Горбель, Околотенко, Петренко, Семененко

МПК: G06F 12/00

Метки: запоминающее

...на входной регистр 11, При этом в регистр записывается новая информацияВеличину задержки ь, инеобходимо выбирать, исходя из того, что сначала необходимо сформи ровать адрес, по которому запишется информация, затем после окончания переходных гроцессов в регистре адреса, переписать в накопитель, имеющий основные и дополнительные раз ряды ячеек памяти, информацию с входного регистра 11 и двичного счетчика 7, после чего обнулить счетчик и записать во входной регистр новую информацию. ЗОЕсли входная информация остается 1неизменной столь длительно, что счетчик 7 под воздействием многократных тактов импульсов записи достигает своего конечного состояния - на выходах всех его разрядов устанавливаются высокие логические уровни, то дополнительный...

Номер патента: 1257704

Опубликовано: 15.09.1986

Авторы: Гриц, Зинин, Лупиков, Чибисов

МПК: G11C 19/00

Метки: буферное, запоминающее

...его в состояние (нет сбоясинхронизации).В режиме чтения на входе 19 устройства сигнал "Сх.зап," имеет низкий уровень, Низкий уровень этого сигнала, воздействуя на управляющие входы коммутатора 2 и блока памяти 1, подключит к адресным входам накопителя выходы счетчика 4 и переведет накопитель в режим чтения, Одновременно низкий уровень этого сигнала через 3 1257704зации), Сигналы на входах 19 и 20разнесены во времени.1Врежиме записи на информационный вход блока 1 памяти накопителяпоступает телеметрическое слово ввиде параметра и идентификатора (номера канала), Одновременно на вход19 устройства поступает сигнал синхронизации записи "Сх, зан," высокого0уровня. Высокий уровень на входе 19,действуя на управляющие входы коммутатора 2 и блока...

Номер патента: 1257707

Опубликовано: 15.09.1986

Авторы: Гудым, Майструк, Онащенко, Фуников

МПК: G11C 21/00

Метки: запоминающее, многоканальное

...сигнала во всех каналах считывания сигнала.Устройство работает следующим образом.гПоследовательность с выхода генератора 6 импульсов поступает на вход счетчика 7; имеющего коэффициент пересчета М, При установке на его выходе нулевого кода, на первом выходе дешифратора 10 появится импульс, который поступает на рециркулятор 1 для записи выборки входного сигнала, на регистр 5 первого канала считывания для записи кода задержки и на вход обнуления накапливающего сумматора 12, а импульсы с остальных выходов поступают только на вход регистра 5 соответствующего канала считывания, причем импульсы на соседних выходах сдвинуты между собой на время Т, соответствующее поступлению синхроимпульсов на вход счетчика 7, Накапливающий сумматор 12,...

Номер патента: 1257709

Опубликовано: 15.09.1986

Авторы: Качалов, Ромадин, Шишкин, Юдин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, обнаружением, ошибок

...ошибок, так как большее число ошибок является маловероятным.Счетчик 66 блока 5 выдает серии. импульсов на выход 48, которые уп равляют работой мультиплексора 19, Задачу распознавания вида ошибки по признакам выполняет дешифратор 17. Если ошибка корректируется, то из дешифратора 17 по выходу 49 выдает ся сигнал, который разрешает работу мультиплексора 19 для коррекции ошиб. ки. Если же Ошибка есть, но не корректируется, то выдается соответствующий сигнал по выходу 48, а по вы ходу 49 - сигнал запрета работы мультиплексора 19, исключающий случай ложной коррекции. Дешифратор 18 Огтределяет разряды накопителя 10, вкоторых произошли сбои.Коррекция иокаженной информациипроисходит следующим образом, Исходное состояние - на выходе регистров...

Номер патента: 1259335

Опубликовано: 23.09.1986

Автор: Ситников

МПК: G11C 11/00

Метки: запоминающее, защитой, информации, разрушения

...максимального допустимого уровня логического нуля, т.е. он срабатывает всегда, когда считыва" ется логическая единица, Компаратор 39 не срабатывает при считывании ло-фгической единицы в том случае, если ее уровень ниже допустимого. В этом случае на выкоде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 40 появляется логическая единица, которая дает разрешение на работу триггеру 34 (Фиг. 2) через элемент ИЛИ 37 (Фиг. 3). Триггер 34 срабатывает при наличии разрешения по окончании цикла чтения и своим инверсным выкодом дает сигнал блоку б управления о необходимости Регенерации считанной информации по данному адресу. По этому сигналу блок управления выставляет снова тот же адрес, что и в предыдущем цикле, Формирует сигналы ИСАр ЗПР и записир по которым по...

Номер патента: 1259336

Опубликовано: 23.09.1986

Авторы: Бурнин, Буч

МПК: G11C 11/00

Метки: запоминающее

...сигналов,.Фтребуемых для применяемых в конкретном ЗУ накопителей и регистров,Сами формирователи 27 и 28 выполняются на логических элементах и в дан ном примере реализуют логические операцииГ =Г Г Г, й =йРежим поэлементной записи. В каждом случае после окончания выводаинформации из регистра (8 или 9) на 45всех его выходах устанавливается потенциал, соответствующий значениюкода на входной информационной шине11 соединенной с информационнымивходами регистров Это Обстоятельство используется в режиме поэлементной записи информации от медленносканирующих датчиков, По сигналу Гпоступающему по входу 16 на блок 2и счетный вход счетчика 4, в последнем устанавливается очередной адрес.Во время очередного цикла считывания(первого после сигнала...

Номер патента: 1259338

Опубликовано: 23.09.1986

Авторы: Гудым, Майструк, Онащенко, Фуников

МПК: G11C 21/00

Метки: запоминающее, многоканальное

...образом,Сначала определяется требуемаязона записи, а затем выбирается временной интервал, соответствующий расположению выборки внутри эоны записив соответствии с номером канала, Выбор эоны записи для каждого изканалов осуществляется кодом, поступающнм на один иэ управлякщих вхоцов1717 соответствующего канала,а выбор временного интервала внутриэоны записи - третьим счетчиком 5 и дешифратором 7.,Первая зона записи начинается сразу после окончания ИПЦ. Последовательность импульсов с выхода генератора 2 импульсов по ступает на счетный вход счетчика 5, имеющего коэффициент пересчета, Ввиду того, что выходы счетчика 5 подключены поразрядно к входам коммутатора 10 и дешифратора 7, то обес-о печивается синхронное переключение временных...

Номер патента: 1259339

Опубликовано: 23.09.1986

Авторы: Ваврук, Захарко, Мельник, Цмоць

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...9 сравнение,в котором происходит сравнениетекущего адреса с адресом, установленным на регистре 8.Сигнал сравненияустанавливает н единичное состояниетриггер 15, который разрешает работу коммутатора 5.На шифраторе 13 происходит преобразование адреса начала программы вадрес блока 14, Сигнал сравнения свыхода блока 9 сравнения разрешаетвыборку конечного адреса программы,записанного в блоке 14, и записьего в регистр 11 (по сигналу сравнения из блока 9 сравнения, задержанному на элементе 10 задержки),При последовательной обработкепрограммы, записанной в блоке 4 повходу 17 поступает сигнал +1 нарегистр 3.При ветвлении этой программыпризнаки ветвления (например, признаки переполнения, переноса, перехода по знаку) поступают по входу 16на одни...

Номер патента: 1259342

Опубликовано: 23.09.1986

Авторы: Гороховик, Сырель

МПК: G11C 29/00

Метки: запоминающее, информации, отключении, питания, сохранением

...сигнал блокировки с ныхода триггера, поступая на переключатель с за 40 держкой, равной циклу обращения,коммутирует его таким образом, чтона вход выборки кристалла накопителя поступает сигнал высокого уровняс выхода резервного источника пита"45 ния и запрещает обращение к накопителю до тех пор, пока триггер не будет заблокирован внешним сигналом,удаеся повысить надежность устройства и снизить аппаратные затраты.о Блок 5 управления Формирует управляющие сигналы в циклах записии чтения следующим образом,Цикл записи информации в накопитель 1 фиг,1)у Временная диаграмма цикла записиприведена на Фиг, 3, Первоначальнопо команде "Выдача адреса" (ВА) процессором 13 Формируется сигнал ВА,12593 1 О сопровождаемый сигналом сопровождение...