Патенты с меткой «запоминающее»

Номер патента: 1737456

Опубликовано: 30.05.1992

Авторы: Барулин, Морозов, Наумов, Расторгуев, Рычагов, Терехов, Фоминых

МПК: G06F 12/00, G11C 19/00

Метки: запоминающее, стековое

...составляет17 байтов, Если адреса операндов в памятизанимают по 2 байта(что наиболее реально),то командный код для предлагаемого уст 40 ройства короче на 2 байта. Следовательно,предлагаемое устройство позволяет сократить время счета и длину командного кода,Рассмотрим пример использованияпредлагаемого устройства для организации45 циклов,Пусты - переменная цикла, К - верхнийпредел. При входе в цикл на вершину стекапомещают значение С, на следующий никний уровень - Й. При каждом повторении50 цикла, увеличивается на единицу и, если1 К, то управление передается на начало цикла, в противном случае со стека снимают двеверхние позиции, а управление передаетсяна следующую команду. При организации55 вложенных циклов на вершине стека располагаются...

Номер патента: 1737510

Опубликовано: 30.05.1992

Авторы: Захарян, Маркаров, Меликьян

МПК: G11C 11/14

Метки: доменах, запоминающее, магнитных, цилиндрических

...шинычерез регистр записи 19 в микропроцессор 17. Затем, по внутренней шине ввода данных 3 передается в блок обнаружения и коррекции ошибок 2, где формируются контрольные разряды. После этого, происходит запись информационного блока посредством блока записи б в накопитель (НКТ) на ЦМД 7.В режиме чтения информационный блок под управлением микропрограммы считывается из накопителя на ЦМД 7 и поступает через блок считывания 8 в блок обнаружения и коррекции ошибок 2, затем, по внутренней шине ввода данных 3 через буферный регистр 21 в микропроцессор 17 и далее через регистр чтения 20 на системную шину. В случае обнаружения ошибки в информационном блоке на соответствующем выходе блока обнаружения и коррекции ошибок 2 появляется флаг НКО...

Номер патента: 1737511

Опубликовано: 30.05.1992

Авторы: Захарян, Маркаров, Меликьян

МПК: G11C 11/14

Метки: доменах, запоминающее, магнитных, цилиндрических

...микропрограммного управления. Под управлением микропрограмм информационный блок принимается с системной шины через регистр записи 30 в микропроцессор 28, Затем по третьему выходу 22 контроллера 1 передается в блок обнаружения и коррекции ошибок 3, где формируются контрольные разряды, После этого происходит запись информационного блока посредством блока записи 8 в накопитель на ЦМД 9,В режиме чтения информационный блок под управлением микропрограммы считывается на накопителе на ЦМД 9 и поступает через блок считывания 10 в блок обнаружения и коррекции ошибок 3, затем по внутренней шине 21 через буферный регистр 32 в микропроцессор и далее через регистр чтения 31 на системную шину,В случае обнаружения ошибки в информационном блоке на...

Номер патента: 1741174

Опубликовано: 15.06.1992

Авторы: Гунько, Иванов

МПК: G11C 11/00, G11C 29/00

Метки: запоминающее, оперативное

...на входе 15 блока 6 анализа ошибок устанавливается сигнал логического нулясигнал, поступивший на синхровход . блока 6, устанавливает последний в исходное состояние. Одиночный дефект скорректлрован, Возможность коррекции многократных дефе.,товзависит от сочетания видов и расположения дефектов по разрядам данной ячейки и вида записываемого в ячейку слова.,Если происходит несовпадение обратных кодов на входах блока 5, на входе 15 блока 6 анализа ошибок остается сигнал логической единицы, что с поступлением сигнала на синхровход 17 приводит к появлению сигнала "Неисправимая ошибка" на контрольном выходе 13 устройства (фиг. 4).Режим считывания, В регистр 2 поступает адрес требуемой ячейки, на вход 12 поступает сигнал "Считывания"....

Номер патента: 1741175

Опубликовано: 15.06.1992

Автор: Соломатин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...вхо ройства, адре оперативной памя пителя подключен иации. адреса перебираьно для обеспечения ченые схемы управления). оследовательно перебишины модулей оперативтого, данное устройство пителем признаков. Для ионально законченного ть его информационным 5 10 15 20 25 ющего мультиплексора, входы выборки блоков оперативной памяти каждого столбца накопителя являются соответствующим информационным входом устройства, информационные входы и входы записи/считывания блоков оперативной памяти являются соответственно установочным входом и входом записи/считывания устройства.На чертеже приведена схема устройства,Устройство содержит матрицу 1 блоков 2 оперативной памяти с встроенными дешифраторами. Каждый информационный вход 3 устройства соединен с...

Номер патента: 1741176

Опубликовано: 15.06.1992

Авторы: Андреев, Бохонко, Демьянюк, Калынюк

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...при большой емкостной нагрузке без подключения дополнительного корректирующего конденсатора,При переключении устройства в режимхранения первый, третий и четвертый ключи б, 8 и 9 размыкаются, а Второй и пятый 7 и 10 - замыкаются, При этом общая обратная связь через делитель.3 напряжения размыкается. Первый усилитель охватывается обратной связью через запоминающий конденсатор 11 и ключ 7, а второй через ключ 10. В результате выходное напряжение, запомненное на конденсаторе 11, оказывается приложенным между инвертирующим входом первого усилителя 1 и его выходом, что препятствует изменению выходного напряжения относительно значения, сформировавшегося на момент Гереключения ключей, Так как к неинвертируащему входу первого усилителя 1...

Номер патента: 1751769

Опубликовано: 30.07.1992

Автор: Слуев

МПК: G06F 12/00

Метки: буферное, запоминающее, изображений, конвейерное, систем

...единицу, устройство управления циклически проверяет состояние линии 42 - готов ности блока б памяти очереди данных принимать данные(блок алгоритма 5 - 3). Если блок 6 не заполнен, линия 42 установлена в единичное состояние, В этом случае устройство управления переключает коммутатор 61 адреса сигналом 30 так, чтобы выходы сумматоров 59 и 58 были подключены к входам регистра 62 (блок алгоритма 5-4), стробирует адрес перво о загружаемого сегмента в выходной регистр 62 адреса сигналом на линии 31 (блок алгоритма 5 - 5), генерирует запрос к памяти исходного изображения на линии 16 (блок алгоритма 5 - 6), загружает младшие разряды адреса сегмента на шине 32 в блок 9 очереди входного адреса сигналом на линии 45 (блок алгоритма 5-7). Адрес...

Номер патента: 1751812

Опубликовано: 30.07.1992

Авторы: Кудрявцев, Оноков

МПК: G11C 11/00

Метки: запоминающее, оперативное

...с входом дешифратора 2, фиксатор 9 маски, первый адресный вход которого объединен с адресными входами блоков 1 памяти, второй адресный вход обьединен с первым информационным входом мультиплексора 6, управляющий вход является входом записи в порт устройства, а информационный вход объединен с информационным входом преобразователя 8 данных и является информационным входом устройства. й блоков 10 маски и М регистров 11, тактовые входы которых соединены с соответствующими выходами дешифратора 2, информационные входы объединены и соединены с выходом преобразователя 8 данных, а информационные выходы которых соединены с информационными входами соответствующих блоков 1 памяти, выход фиксатора 9 маски соединен с информационными входами блоков 10...

Номер патента: 1751814

Опубликовано: 30.07.1992

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...резистора 19 и двух устройства соответственно, коллектор пер- ограничительных диодов 20 и 21, Первый вого ключевого транзистора соединен с ка- вывод компенсирующего резистора 19 соетодом первого ограничительного диода; 50 динен с базами первого и второго ключевых анодкоторогоявляется входомаыборкиус- транзисторов 13 и 14, эмиттеры которых тройства и соединен с первым выводом пер- подключены к первой и второй разрядным вого нагрузочного резистора, второй вывод шинам 10 и 11 устройства соответственно, а которого соединен с первым выводом вто- коллекторы соединены с катодами первого рого нагрузочного резистора, в блок ком и второго ограничительных диодов 20 и 21 пенсации разброса параметров введены соответственно, аноды которых...

Номер патента: 1751816

Опубликовано: 30.07.1992

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...первые эмиттвры которых ключевых транзисторов 2 и 3 выбранного объедийены и являются выводом 8 питания . элемента 1 памяти, Таким образом, среди элемента 1 памяти. Анод первого ограничи транзисторов 2, 3, 13 и 14, эмиттеры кото- тельного диода 6 является входом 9 выбор- рых подключены к разрядной шине 10 или ки элемента 1 памяти и соединен с анодом .11 с включенным током записи, самый высо- второго ограничительного диода 7 и вторы-: кий потенциал на базе имеет транзистор 2 ми выводами первого ивторого нагрузоч- или 3 выбранного элемента 1 памяти при ных резисторов 4 и 5. Вторые эмиттеры,55 любом его состоянии и, следовательно, ток первых и вторых ключевых транзисторбв 2 записи ответвляется в эмиттер этого трани 3 всех элементов 1...

Номер патента: 1751818

Опубликовано: 30.07.1992

Автор: Емельяненко

МПК: G11C 29/00

Метки: запоминающее, контролем, коррекции, ошибок, цепей

...Таким образом, при 2 п-м считывании информации с накопителя 13 (п=1,2.3,) после установки в единичное состояние разряда регистра 8 состояния в регистр 1 контрольных разрядов. записывается информация одновременно с занесением информации в регистр 2. При 2 пм считывании информации с накопителя 13 заносится только в регистр 2, информация в регистре 1 контрольных разрядов не изменяется и на вход блока 3 анализа синдрома поступает информационное слово, которое считано с накопителя 13 при 2 п-м обращении, и контрольное слово, которое считано с накопителя 13 при 2 п-м обращении, Так как запись информации в накопитель 13 в режиме диагностики осуществляется так же, как в основном режиме, то в накопитель 13 записаны массивы информации, при...

Номер патента: 1751819

Опубликовано: 30.07.1992

Авторы: Кульков, Терещенко, Хорошев

МПК: G11C 29/00

Метки: запоминающее, резервированное

...который закрыт нулевым уровнем с выхода е формирователя 13, поэтому импульс на выходе элемента И 51 отсутствует. 3-й ТИ поступает с выхода д формирователя 13 на входы выборки блоков 1-3 и сумматоров 7 - 9, в результате происходит записьданных с входов 56 - 58 в соответствующие блоки 1 - 3 памяти по заданному адресу, Одновременно в сумматоре 7 происходит суммирование данных Д 1 и Д 2 с входов 56 и 57; в сумматоре 8 - данных Д 2 и ДЗ с входов 57 и40 58, в сумматоре 9 - данных Д 1 и ДЗ с входов56 и 58 устройства, С выходов сумматоров 7,89 данные поступают на информационные входы блоков 4, 5 и 6 памяти соответст 5 венно, на адресные входы которыхпоступает код адреса с адресного входа 59устройства,4-м ТИ с выхода формирователя 13 управляющих...

Номер патента: 1751820

Опубликовано: 30.07.1992

Авторы: Антипова, Сорока

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, резервированное

...39), входы интервала. Первый 46(47, 48) и второй 52 (53, 46 (47, 48), 49 (50, 51), 52 (53, 54) и выходы 40 40 54) входы блоков управления коррекцией 5(6, (41, 42), 43 (44, 45) блоков 5 (6, 7) управления 7) соединены с входамиустановкитриггера 56 коррекцией, коррекции, выход которого соедйнен с перАдресные входы 26 - 28 устройства соеди- вым входом управления корректора 55, с вхонены с адресными входами накопителей 1 - 3 и дом формирователя 57 временногоинтервала с входами второго блока мажоритарных эле и с вторыми выходами 40(41, 42) блоков 5(6, ментов 15, выход которого соединены с адрес) управления коррекцией, Выход формироным входом накопителя 4 корректирующих вателя 57 временного интервала соединен с кодов, информационные...

Номер патента: 1753488

Опубликовано: 07.08.1992

Авторы: Антонов, Заика, Петров, Рябоконь, Сачко

МПК: G11B 7/00

Метки: запоминающее, оптико-механическое

...подключен к входу "Числитель" второго аналогового делителя 53, к входу "Знаменатель" которого через второй фильтр 54 низких частот подключен вход узла 50 преобразования длительности импульсов. Выходы первого 49 и второго 53 аналоговых делителей подключены к двум входам разностного усилителя 55, выход ка. торого через узел 56 управления подключен к приводу 57 позиционирования, кинематически связанному с подвижной оптической головкой 39,Оптико-механическое запоминающее устройство (фиг, 1) работает следующим образом,В режиме записи информации с выхода "Слежение" боковой площадки 5 фотоприемника считывается сигнал, соответствующий положению переднего по ходу вращения носителя 4 бокового луча на границе раздела опорной и еще...

Номер патента: 1753489

Опубликовано: 07.08.1992

Авторы: Антонов, Антонова, Петров

МПК: G11B 7/00

Метки: запоминающее, оптико-механическое

...второго компаратора 87 и первой логической схемы НЕ 86. К третьему выходу селектора (27) 78 через третью логическую схему И 91 подключены выходы третьего компаратора 85 и второй логической схемы НЕ.Селектор по уровню(27) 78(фиг. 6) включает в себя первый 92 и второй 93 компараторы, к выходам которых подключены соответственно первая 94 и вторая 95 логические схемы НЕ. К неинвертирующему входу первого компаратора 92 подключен первый вход селектора (27) 78, а к инвертирующему его входу - второй вход селектора (27) 78. К неинвертирующему входу второго компаратора 93 подключен второй вход селектора (27) 78, а к инвертирующему его входу - третий вход селектора (27) 78, Х первому выходу селектора (27) 78 через первую логическую схему И...

Номер патента: 1753491

Опубликовано: 07.08.1992

Авторы: Бирюков, Брик, Крупский

МПК: G11C 17/00

Метки: запоминающее

...блоков 11 коррекции, относящиеся к 4-му байту (т,е. по одному сигналу4-го разряда от всех восьми дополнительных блоков 11 коррекции),При случаях, показанных на фиг, 2 д и е,коррекция ошибок не произойдет, т,е; устройство будет работать неверно (кроме того, при тройной горизонтальной ошибке непроизойдет й обнаружение ошибки, а к тремимеющимся ошибкам добавится четвертаяошибка, выработанная основным блокомкоррекции байта, в котором произошлатройная ошибка, которую основной блоккоррекции примет за одиночную). 8 случае,показанном на фиг, 2 е, две ошибки на выходах 17 устройства окажутся откорректиро-ванными (нижняя ошибка - основнымблоком коррекции, а правая ошибка - дополнительным блоком коррекции), а третьяошибка, находящаяся в вершине...

Номер патента: 1753492

Опубликовано: 07.08.1992

Авторы: Беккер, Степанов, Фомин

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...- разрядность щие через мультиплексоры 19 и 24 слова, которые записываются в накопитель накопители, не содержащие ошибки или 6 информации, образуя трехмерную струк- сбои, к входу блока 4 сравнения,туру. Запись информации осуществляется с В блоке 4 сравнения сравниваются зтапомощью счетчика 8 размера информацион лонные наборы х, у, л с вновь, полученными. ного набора и счетчика 9 информационных Результаты сравнения записываются в блок наборов. При записи пакета рабочей инфор регистров сбойных адресов, Параллельно мации одновременно Формируются три.кон- осуществляется передача рабочей инфортрольных набора х, у, г, Набор х образуетмации из накопйтеля 6 в накопитель 14 восконтрольные разряды, полученные с по становленный информации,...

Номер патента: 1755325

Опубликовано: 15.08.1992

Авторы: Наджар, Накалюжный, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, многоместных, постоянное, симметричных, функций

...напри, ному росту аппаратурных затрат, мер, с использованием микросхем 155 ИР 1,Целью изобретения является снижение блок 2 сравнения может быть построен наоснове схем специализированных модулей,например устройства для выделения максипостоянномзапоминающемустройстведля 25 мального числа. Коммутатор 3 может бытьмногоместных симметричных функций, со- реализован с использованием элементов Идержащем блок памяти, блок сравнения, (микросхем 155 ЛИ 5). Блоки памяти 4,)0=-1,коммутатор и регистр, информационные 3 с) могут быть реализованы на постоянныхзапоминающих устройствах - микросхемах30 568 РЕЗ.Устройство работает следующим образом.Функция от 1 аргументов, инвариантнаясоединены с соответствующими выходами 35 к перестановкам ее аргументов,...

Номер патента: 1758648

Опубликовано: 30.08.1992

Авторы: Григорьев, Кабанов

МПК: G06F 13/14

Метки: запоминающее, многопортовое

...байта информации,С шины 7 на адресные входы блока 48поступает сигнал записи, При совпадениисоответствующих обращений и записи иамладшем (нулевом) выходе ПЗУ формируется сигнал разрешение канала 1, которыйпоступает также на младший (нулевой) ад-.ресный вход блока 48 для запоминания этого события. Сигнал разрешения канала 1 всочетании с сигналом зались открываетшинный формирователь 49 в направленииот шины 32 данных (микро ЭВМ) к входу 38накопителя, Сигнал разрешения канала 1открывает также коммутатор 59 в направлении от шины 1 адреса (микро ЭВМ) к входу35 (накопителя). Логические элементы 23,25, 27 и 28 формируют сигнал запись. Формирователь импульсов 28 формирует издлинного сигнала запись строб в накопитель расположенный...

Номер патента: 1765848

Опубликовано: 30.09.1992

Автор: Токмаков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...алфавита, а три старших разряда определяют 50 алфавит(латинский или русский) и характер буквы (строчная или прописная). Таким образом, буква в некотором алфавите однозначно определяется пятью разрядами. Поэтому на первом уровне код буквы явля ется адресом ячейки, в которой хранится указатель на начальный адрес блока второго уровня, Код второй буквы последовательности рассматривается как приращение относительно начального адреса выделенного блока второго уровня, в которой хранится указатель на начало блока третьего уровня.Код третьей буквы опросной последовательности рассматривается как приращение относительно начального адреса, выделенного блока третьего уровня, по которому хранится начальный адрес блока четвертого...

Номер патента: 1765849

Опубликовано: 30.09.1992

Авторы: Боженко, Мешков

МПК: G11C 19/00

Метки: буферное, запоминающее

...а выход - к адресному входу блока 2,первый информационный вход которогоподключен к информационному входу 10 устройства, второй - к информационному входу триггера 3 и входу 12 задания режимаустройства, вход записи - к выходу элемента И 6, а первый выход - к информационному выходу 11 устройства, Прямой выходтриггера 3 подключен к информационномувходу триггера 4 и первому входу сумматора7, а инверсный - ко второму входу элементаИ 6, Прямой выход триггера 4 подключен ковторому входу сумматора 7, а инверсный -ко второму входу элемента И 6. Прямой выход триггера 4 подключен ко второму входусумматора 7, первому входу элемента И 5 ивыходу 13 запроса чтения устройства, а инверсный - к третьему входу элемента И 6.Выход элемента И 5...

Номер патента: 1774377

Опубликовано: 07.11.1992

Авторы: Кишенский, Крекер, Кузьмин, Христенко

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...опроса, а между классами - на величину, большую чем признакопроса,Устройство работает следующим образом,Начальное состояние устройства - регистры 1 и б в нулевом состоянии, сигналов сблоков сравнения нет. Цепи установки в начальное состояние не показаны.Работа устройства начинается с записив регистры 1 значений признаков и значе 1774377ния признака опроса е регистр б. В цифроаналоговых преобразователях эти значения преобразуются е соответствующие аналоговые величины. Аналоговые значения признаков поступают а последовательно соедиценные группы блоков сортировки 3, состоящие из блоков сортировки 10. Блок сортировки 10 работает следующим образом: на его входы поступают деэ зачения признаков. Схема сравнения 11 формирует ца выходе сигнал в...

Номер патента: 1774378

Опубликовано: 07.11.1992

Авторы: Малиновский, Шведов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройство, содержащее операционный усилитель, неинвертирующий вход которого подключен к выходу первого и входу второго ключей, а выход - являетсл выходом устройства и подключен к входу третьего клоча, выход которого подключен к входу четвертого клоча, выход ко 1 орого соединен с шиной нулевого потенциала усройства, вход первого ключа является информационным входом устройства, накопительный элемент на конденсаторе, одна обкладка которого подключена к входу четвертого ключа, пятый ключ, согласно изобретению в нем выход второго клоча подключен к шине нулевого1774378 Иьи Е, Шведогентал Состав ителТехред М,М. Кравцова дак орре каз 3929 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКН 113035,...

Номер патента: 1778782

Опубликовано: 30.11.1992

Авторы: Антонов, Бруй, Заика, Петров, Рябоконь, Сачко, Хвалов

МПК: G11B 7/00

Метки: запоминающее, оптико-механическое

...образом. При записи и воспроизведении информации оптический носитель информации 1 вращается относительно считывающей оптической головки 2. При этом записанными на оптическом носителе информации 1 метками (в зоне служебной записи, на опорных дорожках или иных участках поверхности регистрирующего слоя) модулируется падающее на оптический носитель информации 1 оптическое излучение, Это излучение, отраженное от оптического носителя информации 1, поступает на оптический вход фотоприемного узла 3, в котором преобразуется в электрические импульсы, частота следования которых содержит в себе информации о мгновенной (с определенным приближением) скорости вращения оптического носителя информации 1. В фазовом детекторе 4, на вход которого...

Номер патента: 1783581

Опубликовано: 23.12.1992

Авторы: Гриц, Мишин

МПК: G11C 19/00

Метки: буферное, запоминающее

...и мультиплексор 78, Информационные входы регистра 71 соединены с входами 18 загрузки блока 7, вход записи этого регистра 71 - с входом 19 синхронизации загрузки. Выходы регистра 71 подключены к входам второго дешифратора 75, стробирующий вход которого соединен с входом выбора мультиплексора 78 и вторым входом 23 блока 7, Выходы дешифратора 75 подключены к узлу 76 переноса, выходы которого явля5 10 15 20253035 4045 Устройсгво работает следующим образом, Сначала осуществляется загрузка, позволяющая настроиться на конкретные условия, Работа предлагаемого устройства при нулевом перекрытии во многом анало 50 гична работе известного устройства (2), так как вновь введенные элементы никакого изменения в работу не вносят. Поэтому далее...

Номер патента: 1785039

Опубликовано: 30.12.1992

Авторы: Борисов, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...также представлены не показанные на фиг. 1 ограничительные 38 и39 элементы в виде резисторов. лизатора многократного совпадения Устройство может работать в следующих режимах: запись информации по заданному адресу (груп пе адресов) с маскированием произвольных разрядов; считывание информации по заданному ад 25 30 ресу строки накопителя; считывания битовых срезов данных из накопителя (столбцовое считывание); конъюнктивное считывание строк и столбцов накопителя; параллельный ассоциативный маскируемый поиск с возможностью одновременной фиксации количества несовпадений аргумента поиск как с отдельной выделенной строкой ассоциативного накопителя, так и с конъюнкцией выделенных строк,В режиме записи по заданному адресу с адресной 18 шины...

Номер патента: 1785040

Опубликовано: 30.12.1992

Авторы: Бородавко, Корженевский, Уханов

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...29 коррекции ошибок, 20 да Рида-Соломона,вьход которого является.информацйонным.:;: . Блок 19 обнаруженйя ошибок содержит8 выходом устройства, кроме того, разряды,":. блоки обнаружения ошибок в 1-.том модуле,выхода первого блока 20 формирователя". элемент ИЛИ, элемент ИЛИ-НЕ и элеменгсиндрома соединены С соответСтвующими И, Каждай блокобнаруженияошибокв 1-том, .разрядами первого входа блока 24 сравне модуле содержит группу сумматоров по мония, с разрядамй четвертого входа блока 28: . дулю два и элемент И, Функциональная схеанализа ошибок и с вторыми входами соот-:ма . и описание работы блока 19ветствующих элементов И первого 26 блока, . обнаруженйя ошибок приведены в (4).: выход блока 28 сумматоров по модулю дваподключены к второму входу...

Номер патента: 1791851

Опубликовано: 30.01.1993

Авторы: Шашко, Шляхов

МПК: G11C 29/00

Метки: запоминающее

...отличия".На чертеже изображена структурная схема предлагаемого устройства,Устройство содержит блок 1 кодирования, первую и вторую группы регистров 2, 3 сдвига, содержащих секции 4 сдвига, накопитель 5, содержащий колонки б микросхем 7 памяти, мультиплексоры 8, декодер 9, адресные входы первой группы устройства 10, 17918515 10 15 20 25 30 35 40 45 50 55 входами 10 первой группы устройства, входы управления мультиплексоров 8 обьединены и являются адресными входами 11 второй группы устройства, выходы мультиплексоров 8 соединены с соответствующими входами декодера 9, выходы которого подключены к выходной информационной шине 14, Организация связей между адресными входами первой группы устройства выполнена аналогично известному...

Номер патента: 1793475

Опубликовано: 07.02.1993

Авторы: Борисов, Исаев, Огнев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...разрядов записываемого слова, считывание информации по заданному адресу аргумента,55 вание), конъюнктивное считывание строк и столбцов накопителя, параллельный ассо 15 20 ла" совпадений в результате проведения параллельного ассоциативного поиска по строкам ассоциативного накопителя 1, а информационные выходы присоединены к соответствующим информационным входам первого 18 шифратора, выходы которого являются адресныМи выходами первой 31 группы устройства,Шина 32 управления устройством определяет следующие входы, являющиеся управляющими входами устройства: вход 33 - записи в накопитель 1, вход 34 - чтения из накопителя 1, вход 35 - записи в регистр опроса блока 13 регистров опроса и маскирования данных; вход 36 - записи в регистр...

Номер патента: 1794261

Опубликовано: 07.02.1993

Авторы: Бирюков, Брик, Крупский

МПК: G11C 17/00

Метки: запоминающее

...(при вертикальной тройной ошибке устройство работает правильно, т,к. через соответствующие коммутаторы 9 все ошибочные разряды пройдут откорректированными - от основных блоков коррекции 4.Одиночные ошибки в случаях, показанных на фиг.2 б и в, будут откорректированны обычным путем (как при фиг,2 а),Рассмотрим теперь случаи с двойнымиошибками (фиг,2 г,д).При вертикальной двойной ошибке, показанной на фиг.2 г, она вместе с одиночной ошибкой будет откорректирована обычным образом, как при случае. показанном на фиг,2 а,При горизонтальной двойной ошибке (фиг.2 д) эта ошибка не будет откорректирована тем основным блоком коррекции 4, на входах которого имеется эта ошибка (т.к.обычный код Хемминга только обнаруживает, но не корректирует...