Патенты с меткой «запоминающее»

Номер патента: 1305779

Опубликовано: 23.04.1987

Авторы: Зенченко, Малевич, Пранович, Свинтилов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...потока в блоке 1 Т . С выхода блока 2 импульсы постулают на элемент И 4 и первый импульс, ЗО пройдя через него, запускает одновибратор 11 с длительностью 7 с Т (макЯсимальная длительность интервала времени, записываемого в устройство, не должна превышать), Через время 35 элемент И 4 открывается и вновь пропускает старт-импульс интервала вре 40 45 50 55 мени. Процесс выделения старт-импульса повторяется до тех пор, пока неосуществится перезапись интервалавремени в блок 1,Во время, когда блок 1 воспроизводит часть периода между последним хранимым в нем импульсом и опорным импульсом или в случае, когда блок 1 очищен, триггер 10 разрешает открыть формирователю 8 коммутатор 5. Формирователь 8 при этом по сбросу одновибратора 11...

Номер патента: 1305780

Опубликовано: 23.04.1987

Авторы: Переплетчиков, Ульпе

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выборки ключ 1 размыкается, а напряжение на конденсаторе 4 и на выходе 25устройства сохраняется постоянным доприхода следующего импульса выборки Ключ 1, который выполняется на ос. нове МДП-транзистора, имеет паразит ную емкость по цепи затвора, что приводит к проникновению коммутационных выбросов на конденсаторе 4. В момент действия переднего Фронта импульса выборки коммутационный выброс шунтируется низким выходным сопротивлением источника сигнала при открытом ключе 1. В момент действия заднего фронта импульса ключ закрывается, коммутационный выброс 40 через паразитную емкость ключа 1 вы, деляется на конденсаторе 4 и усредняется с входным напряжением. Коммутационный выброс имеет постоянную амплитуду и вносит постоянную абсолютную 5...

Номер патента: 1305781

Опубликовано: 23.04.1987

Автор: Бородин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...Лог, 0", длительность кото рого должна быть больше задержки в блоке 1 и других блоках устройства.В формирователе 12 Формируются зна. чения первой группы контрольных сигналов, они записываются по входам 7, а в формирователях 16 и 14 формируется вторая группа контрольных сигна- . лов, которые записываются по входам 8.Кодирование по коду Бергера в простейшем случае заключается в том, что в качестве контрольного кода (в трех разрядах) используется число, в двоичной Форме указывающее количество единиц в разрядах одного модуля 2, состоящего, например, из семи информационных разрядов.В режиме считывания на вход 3 подают сигнал считывания, например "Лог, 1", На входы 5 подают адрес ячейки, информация которой необходима, на вход 4 - сигнал...

Номер патента: 1309085

Опубликовано: 07.05.1987

Авторы: Ефремов, Ушкар, Чайка

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...быть использовано в аналого-цифровых преобразователях.Цель изобретения - повышение быстродействия устройства.На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит повторители 1 и 2 напряжения, накопительные элементы на конденсаторах 3 и 4, ключи 5- - 8 и шину нулевого потенциала. Устройство работает следующим образом.Когда ключи 5 и 8 находятся в замкнутом состоянии, ключи 6 и 7 - в разомкнутом состоянии. В это время конденсатор 3 заряжается до величины напряжения входного сигнала, а затем начинает отслеживать значение напряжения входного сигнала, повторенное повторителем 1, При размыкапии ключей 5 и 8 кгцочи 6 и 7 замыкаются и на конденсаторе 3 сохраняется значение входного сигнала до момента 1...

Номер патента: 1309086

Опубликовано: 07.05.1987

Автор: Дворсон

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...до тех пор, пока формирователь 1 вновь не сформирует на обоих выходах нулевой сигнал и не установится новое равновесное состояние. Аналогично при уменьшении входного аналогового сигнала относительно равновесного состояния формирователь 1 разрешает проход импульсов с генератора 10 через ключ 3 на вычитающий вход реверсивного счетчика 9. Соответственно к новому равновесному состоянию приводит уменьшение выходного сигнала цифроаналогового преобразователя 5.Таким образом, устройство постояг но следит за уровнем входного аналогового сигнала, обеспечивая его равенство выходному сигналу цифроаналогового преобразователя 5. А это означает, что двоичный код на выходе реверсивного счетчика 9 в любой момент времени однозначно опреде Формула...

Номер патента: 1310896

Опубликовано: 15.05.1987

Авторы: Ботвиник, Черняк

МПК: G11C 11/00, G11C 7/00, G11C 8/14 ...

Метки: запоминающее

...выражениемЧБт 16 Чл - Ч 18где Ч 1 г - напряжение первого опорного ис. точника 18. При выполнении условия: Чвт,)Чвхг, дополнительный ток разряда емкостей разрядных шин вновь выбранного столбца ЭП 20 прекратится, а ток, задаваемый источником 4 тока протекает по цепи: шина питания, коллектор - эмиттер транзистора 16, источник 4 тока, общая шина.Для исключения влияния паразитной емкости первой шины опорного напряжения на время существования дополнительного тока разряда емкостей разрядных шин вновь выбираемого столбца ЭП 20. в формирователь опорных напряжений введен дополнительный транзистор 17 с напряжением на базе, определяемым вторым источником 19 опорного напряжения. Это обеспечивает практически постоянное напряжение на первой шине...

Номер патента: 1310897

Опубликовано: 15.05.1987

Авторы: Денисенко, Засыпкин, Самофалов, Трунов

МПК: G11C 11/00

Метки: запоминающее, сверхоперативное

...З, так как выход триггера 31 постоянно находится в низком логическом уровне и разрешает прохождение импульса с выхода элемента 30 задержки через элемент ИЛИ 21 на входы записи накопителей 3.На этом цикл записи заканчивается.Режим чтения.В этом режиме в ОЗУ 34 и на вход 4 СОЗУ 33 поступает гп-разрядный адрес чтения из процессора 35. Затем подаетсяФормула изобретения отрицательный импульс чтения из процессора 35, по которому ОЗУ 34 начинает цикл чтения, Одновременно этот импульс поступает на вход триггера 32, устанавливает на его прямом выходе логическую 1, которая, поступая на управляющий вход коммутатора 11, подключает вход 7 устройства к информационным входам накопителей 3. Этот же импульс, поступая через элемент И 29 и элемент 30...

Номер патента: 1310898

Опубликовано: 15.05.1987

Авторы: Курылив, Николайчук

МПК: G11C 11/00

Метки: запоминающее

...полная кольцевая последовательность рекуррентного кода, фаза которого соответствует числу импульсов, накопленных в регистре 9. При этом сигнал начала работы счетчика 6 будет сформирован на выходе селектора 4, который срабатывает при прохождении через него конца рекуррентной последовательности, например кода с максимальным числом нулей 1000. Выходной сигнал селектора 4 перебрасывает триггер 5 в единичное состояние, который своим инверсным выходом снимает запрет10898 5 10 15 20 Формула изобретения 25 30 35 40 45 50 55 2с входа сброса счетчика 6, разрешая его работу.Таким образом, в конце цикла считывания информации в соответствующем регистре 9 устанавливается исходный код накопленной информации, а в счетчике 6 - дешифрованный код...

Номер патента: 1310899

Опубликовано: 15.05.1987

Авторы: Бруфман, Галкин, Попов, Хватов

МПК: G11C 11/00

Метки: запоминающее, нескольких, одновременным, слов, считыванием

...формирователь 5 импульсов при наличии разрешающего сигнала на выходе 26 блока 2 сравнения формирует тактовый импульс записи на выходе 27, по переднему фронту которого адресный блок 9 записи формирует на одном из своих выходов (32 и 33) в зависимости от кода адреса записи на входах 19 и 20 устройства тактовый импульс записи, по переднему фронту которого через соответ ствуюшие элементы И 15 в соответствуюшуюячейку 13 памяти переписывается информация с выходов 34 - 36 регистра 17 направлений записи. Таким образом, запись ин 13089920 25 30 35 Формула изобретения 40 45 50 55 формации в ячейку 13 памяти происходит через время Т, после смены кода адреса записи на входах 19 и 20 устройства. Время Т, равняется сумме задержек прохождения...

Номер патента: 1310900

Опубликовано: 15.05.1987

Авторы: Золотовский, Коробков, Степанян

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...того, что адрес блока 7 памяти не изменяется, а наращивается счетчик 4. В результате считываются несколько ассоциативных признаков, по которым происходит выборка различных данных из поля данных.Подрежим выбора данных из поля с разными ассоциативными признаками и формирование поля обработанных данных.В этом случае выбор следующего данного происходит только после обработки предыдущей информации и записи результата в регистр 14. Запись в регистр 14 происходит следующим образом. Из блока 8 памяти считывается ассоциативный признак, который, управляя группой элементов И 17, формирует сигналы записи в требуемые разряда регистра 14. Одноврем енно с записью в регистр 14 подается сигнал на вход 6 и та же операция производится со следующим данным...

Номер патента: 1310901

Опубликовано: 15.05.1987

Авторы: Богачев, Клейман, Криворуцкий, Лемзаль, Рожкова

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...считывания содержит элементы ИЛИ 28, элементы НЕ 29, триггеры 30, входы 31 Запуск которых соединены с выходами элементов ИЛИ 28, а входы 32 Сброс соединены с общей шиной 33 Сброс; выходы триггеров 30 соединены с числовыми выходами 11 блока 10 считывания,Токоограничивающий элемент может быть выполнен на резисторе.Постоянное запоминающее устройство работает следующим образом.При возбуждении одного из входов 12 и одного из входов 13 токового адресного дешифратора 5 положительными импульсами тока через токоограничивающий элемент 6 и выбранный кодовый провод блока кодового трансформаторного 1 протекает ток опроса. Считывание информации производится блоком 10 считывания по тем входам 9, которые расшунтированы в зависимости от того, на какой...

Номер патента: 1310903

Опубликовано: 15.05.1987

Авторы: Захаров, Тимонин, Ченцов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...5, и процесс измерения частоты входного сигнала возобновляется.Если во время счета произойдет замирание входного сигнала или его амплитуда уменьшится настолько, что будет невозмож 5 О 15 го 25 30 35 40 45 50 55 на его дальнейшая обработка, то уменьшение напряжения на выходе детектора 1 вызовет выключение порогового элемента 6, сигнал с выхода которого закроет элементы И 7 и 8 и прекратится поступление импульсов с генератора 4 блока 3 управления, что вызовет приостановку выработки интервала времени счета. Запирание элемента И 7 прекратит поступление импульсов с выхода формирователя 2 на вход двоичного счетчика 9, т. е. прекратится счет. После появления уверенного входного сигнала, напряжение на выходе детектора 1 превысит...

Номер патента: 1312584

Опубликовано: 23.05.1987

Автор: Оганян

МПК: G06F 12/00

Метки: запоминающее, сверхоперативное

...квадратас диагоналями. На фиг. 4 а эти шесть векторов показаны для исходного состояния иимеют значение логического 0 (при изменении направления векторов они принимаютзначение логической 1),Позиция на фиг. 5 а характеризует отделение А как самое пассивное (А 1=0, А 2=0АЗ= 0), при этом ни один вектор не входит вэту вершину. Следующее по пассивности -отделение В, при этом в вершину входитодин вектор. Менее пассивное отделение С -два вектора, и самое активное отделениеР - три вектора. Можно условно эту характеристику направленности векторов (по пассивности) обозначить для дашгого случаякак О, 1, 2, 3 (соответственно для отделений А, В, С, Р). Можно построить толькошесть различных квадратов (фиг. 5 а,б,в,г.д,е), где отделение А всегда...

Номер патента: 1312646

Опубликовано: 23.05.1987

Авторы: Борискин, Жиров, Лаврешин, Тимашев, Цакоев

МПК: G11C 19/00

Метки: буферное, запоминающее

...элемент И-НЕ 8) ца элементе ИЛИ 6 поступающие В 6 л(кпамяти данные. Вместо цих к информапиоццому входу б.цка 1 памяти через элемп ИЛИ О (соелиценцого цо схеме монтажного И 1 И с Выхолоч элемента ИЛИ б) подключается фиксированное знзцец)30 илецтификзтор; нереполцеция блокапамяти, устацовлснцое цд входе 19. В этом слуцае с вистулециеч сигцала записи в Накопитель:шнисцвзн)тся фикси рова ц ии значение илецтификдтора церенолнеция блока 1 памяти и зцдчсцие 6 уферцого счетчика 15 (залцим фронтом сигнала здиросз записи счетчик 15 модифицируется) . )то ЗН 3 ЧСс 1 ИЕ ЗЗИИСс 310 В 51 ЕИКЧ 13 КОЦИТСХ 1 Я НО адресу и. Мол(фикз(я счетчика 3 злресд зациси и счетцикд 5 ланцых в этом случае це булет (. постулециеч каждого цо- ВОГО си 1 3 лз зсН Росс(...

Номер патента: 1312647

Опубликовано: 23.05.1987

Авторы: Вариес, Култыгин

МПК: G11C 29/00

Метки: запоминающее, идентификацией, ошибок

...входы.Блок 9 анализа синдромов, в отличие от известного устройства, выполнен в виде двух блоков постоянных накопителей: адресные входы одного из них соединены с выходами другого, адресные входы котороп соединены с выходами второго 7 формирователя синдрома, управляющие входы обоих БПП шдключены к шинам разрешающих потенциалов (не показаны), а их выходы являются выходаи блока 9.В режимах записи, хранения и считывания как информационные, так и контрольные разряды устройства могут быть искажены. Это эквивалентно црибавлению к ним по модулю два помех,"соответственноИе, и е. Если в накопитель 1 записывались сигналы Х и ХОМ, то при считывании на 15 20 25 30 35 40 45 50 выходах накопителя получим соответственно сигналы Хое и ХоМ Эе,. Эти сигналы...

Номер патента: 1312648

Опубликовано: 23.05.1987

Авторы: Меховской, Супрун, Сычев, Шапкин

МПК: G11C 11/40, G11C 8/00

Метки: запоминающее, оперативное

...блоков1 и 2 Группа адресныхвходов 17(18) Группа адресныхвходов 17(18) 1 р 2 р Зр 4 р 1 р 2 р Зр 4 р 1 р 2 р Зр 4 р 1 р 2 р Зр 4 р сопв 11 1 1 0 0 о о о сопвС о о 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 0 0 1 0 0 1 0 1 1 0 0 лица 2 Ячей Ячейк блока о 2 000 0 0010 Элементы И-ИЛИ 5 и 6 предназначены для формирования сигналов обращения к блокам 1 и 2 оперативной памяти соответственно в моменты подачи тактового сигнала на вход 25 устройства. Формирование сигналов обращения на выходах элементов И-ИЛИ 5 и 6 при наличии на управляющих входах мультиплексоров 3 и 4 ОО, 01 или 10 осуществляется при подаче сигналов обращения на входы элементов ИИЛИ 5 и (или) 6 с соответствуюьь 1 их управляющих входов 16 устройства. При подаче преобразованных...

Номер патента: 1314386

Опубликовано: 30.05.1987

Авторы: Вариченко, Корнейчук, Марковский, Новиков, Раков, Смирнов, Томин, Тучин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...этого свыходов 11, 13, 14, 15 подается се-рия сигналов единичного уровня науправляющие входы соответственно регистра 3 опроса, накопителей 2, блоков 5 постоянной памяти, сумматоров 6.В результате происходит последовательная выборка из накопителей 2 и регистра 3 опроса всех разрядных срезов К частей слов массива-аргументаи признака опроса соответственно,Разрядные срезЫчастей всех слов поступают из накопителя 2 на первые входы соответствующих элементов НЕРАВНО-ЗНАЧНОСТЬ 4, на вторые входы которых 30поступают с выходов, регистра 3 опроса потенциалы соответствующих разрядов каждой из 1 частей признака опроса.Сигналы несовпадения значений разрядов д-тых частей (1=1,к) чисел с соответствующими разрядами признака опроса на выходах 1.-тых...

Номер патента: 1314387

Опубликовано: 30.05.1987

Авторы: Бородин, Паращук, Платонова, Суворова

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...7 и 8, обеспечивая прохождение через них сигналов по другим входам. В это время на всех блоках напряжение питания уже достигло номинального значения, что искл 1 очает возникновение помех, Элемент задержки позволяет задержать поступление разрешающего сигнала до момента достижения номинального напряжения. Дополнительную задержку обеспечивают формирователи 9 и 10 в совокупности с элементом 12, Если управляющий вход блока 13 сравнения подключен к выходу элемента 11, то это повышает помехоустойчивость. Отключение питания от шины 20. При снижении напряжения до порога срабатывания элемента 5 последний срабатывает, запрещая прохождение сигналов через элементы 7 и 8. При этом, если было обращение к блоку 1 памяти, то сигнал "Обращение"...

Номер патента: 1316047

Опубликовано: 07.06.1987

Авторы: Жернак, Петров, Победнов, Спиридонов

МПК: G11C 15/00

Метки: запоминающее, логическое

...свидетельствует единичный сигнал на выходе 89.Десятый такт. Определение номера старшего разряда, содержащего "0".Сигнал подается на вход 37, в результате с выходов шифратора 83 в регистр 36 заносится номер старшего разряда, содержащего "0", так 6047 вкак разряды с нулевыми значениями,находящиеся до первого единичногоразряда, замаскированы единицами.Одиннадцатый такт. Анализ на наличие в регистре 36 разрядов, содержащих пОДля этого производится анализсигнала на выходе 90, причем на однииз входов блока 57 поданы сигналы О с выходов регистра 36, а на другие поданы значения "Ои.Если на выходе 90 появляется сигнал, свидетельствующий об отсутствии в регистре 79 разрядов с нулевы ми значениями и соответствующимстолбцам в массиве, подлежащих...

Номер патента: 1316048

Опубликовано: 07.06.1987

Автор: Мотягин

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...элемента ИЛИ 32 этого сумматора 40 7 появляется "1", которая, пройдя через вход 11 на элемент ИЛИ 28 блока 5, поступает на вход элемента И 29 (Фиг.4) и соответственно на выход 1 О этого блока 5 проходит сиг нал с входа 9. Столбец иэ сумматора7 -7 делится на группы, внутри группы значение выходов 11 (элементов ИЛИ 32) равно "1", а на границах групп равно "0", так как код на вхо дах 13, сумматора 7 равен "0" и по входу 6 проходит "0". Внутри 48Первый сигнал, пост уц 11 вг;ип нд вес элементы И 30 блоков 5, -5 , установит в триггерь. 27 блоков 5 первой группы, включая и грдничный блок 5, тем самым разрешает прохождение единицы с вхолд 9 блока 5 нд выход 10 этого же блока 5 в следующую группу. 1 усть, например, имеется два столбца с...

Номер патента: 1316049

Опубликовано: 07.06.1987

Авторы: Богданов, Зубцовский, Лупиков, Спиваков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...хранящимися в блоке 2. Считывание информации из блоков 1 и 2 производится синхронно по сигналам на входе 23, которые, проходя через элемент И 14, поступают на счетный вход счетчика 4 и через элемент ИЛИ 17 на счетный вход счетчика 3. Счетчики 3 и 4 модифицируют свое содержимое по заднему фронту сигнала на счетном входе. Считываемая информация из блоков 1 и 2 поступает на входы блока 6, выходной сигнал из которого поступает на элемент И 15, который стробируется сигналом с выхода элемента И 14, Если3 131609до момента считывания из блока 2 ко- та И второй вхой вход которого и второйда конца последовательности на выхо- вход первого элемента ШП 1 соединеныде элемента И 15 не появится сигнал, с вьходом третьего элемента И, входыт,е,...

Номер патента: 1316050

Опубликовано: 07.06.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...25 формируется сигнал,ф 55который через открытый элемент И 24увеличивает значение счетчика 4 адреса считывания на единицу, Еслиочередное считьваемое из блока 1 сло 050 4ко це подлежит выдаче, то ца кыхолесоотгетствующего селектора 7 сигналце формируется и по следующему сигналу на входе 23 процесс повторяетсядо тех пор, пока це будет считанослово, выделяемое соответствующим селектором 7. Затем процесс повторяется для следующего по приоритету входа блока 5,Запросы на считывание очередныхинформационных слов поступают асинхронно от приемников информации навходы 21 устройства. При неравномерном потоке запросов на считываниеицфорчациоцные слова могут быть подготовлены для выдачи всем приемцикамт.е. записаны во все регистры 2,...

Номер патента: 1317479

Опубликовано: 15.06.1987

Авторы: Белков, Братальский, Крупский, Свирский

МПК: G11C 11/00

Метки: запоминающее

...производятся одновременно и без конфликтов. Тем самым существенно увеличивается производительность памятии.Прсс,цс,р, Густь по адресу чтения 9 из накопителей 33, -- 33 прочитаны дескрипторы Д Д 2= О, Эти дескрипторы указывают (табл. ), что блок памяти З в данном такте должен выполнить запись по первому адресу записи 6, блок 3 производит запись по второму адресу записи 7; блок З производит чтение по адресу чтения 9; блок 3 производит запись по третьему адресу записи 8. Далее дескрипторы Д 1, Д 2, поступают через коммутатор 34 и регистр 35 в блок 36, который формирует сигналы управления чтением и записью, в соответствии стабл. 2 (фиг. 4):сигнал 22 .= 1 сигнал 24 = 0сигнал 23 = 1 сигнал 25 = 0сигнал 26 = 0 сигнал 29 = 1сигнал 27 =сигнал...

Номер патента: 1317481

Опубликовано: 15.06.1987

Авторы: Куриленко, Сидоренко, Хоружий, Яровой

МПК: G11C 11/40

Метки: запоминающее

...разрядной шине 11 - 11 , потенциал которой равен 5,0 В. В режиме считывания шины 8 - 8 э данного массива через соответствующую информационную шину подключены к соответствующему усилителю считывания, который обеспечивает напряжение считывания на этой шине.Так как транзистор 1 находится в состоянии высокого уровня порогового напряжения (, = 8 В), то напряжение считывания, равное 4, 5 В подаваемое на шину 2, недостаточно для отпирания этого транзисто ра и шина 8,заряжается до напряжения 1,4 В, которое усилитель считывания воспринимает как напряжение высокого уровня.Если транзистор 1, находится в состоя. нии низкого уровня порогового напряжения (= - 2 В), то шина 10 через открытый транзистор 9 з и разрядная шина 8 з разряжаются через...

Номер патента: 1317482

Опубликовано: 15.06.1987

Авторы: Фастов, Шурчков, Щетинин, Эннс

МПК: G11C 17/00

Метки: запоминающее, коррекцией, ошибок, постоянное

...на выходе схемы сравнения устанавливается ", . Остальные разряды вычисленного в блоке 3 синдрома передаются на входы второго дешифратора 4, с помощью которого происходит определение местоположения ошибочного разряда в слове, длина которого равна длине слова, выводимого из ПЗУ и. С выходов дешифратор а 4 информация о местоположении ошибочного разряда (вектор-ошибка) поступает на первые входы элементов И 6, на вторые входы которых приходит со схемы сравнения 5 1, если разряд, в котором обнаружена ошибка совпадает с раз, рядами слова, выводимого из устройства, и 0 - в остальных случаях. С выходов элементов И 6 вектор-ошибка подается на первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на вторые входы которых пос 2тупает выбранное с помощью...

Номер патента: 1317483

Опубликовано: 15.06.1987

Авторы: Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, мажоритарно-резервированное, многоканальное

...5 не выводит трйггер 2 из исходного состояния.В итоге при отключении резервного блока 8 памяти первого канала на информационные выходы устройства через мажоритарные элементы 11 соответствующих каналов поступает истинная информация: а, Ь, с соответственно. Г 1 ри этом входы мажоритарного элемента 11 первого и второго каналов (с истинной информацией а и Ь соответственно) непрерывно контролируются блоками сравнения. Информация, поступающая на входы мажоритарного блока 11 третьего канала непосредственно, не контролируется блоками 2 и 3 сравнения, так как на каждый из его входов поступает одинаковая информация, равная истинной с, и отказ любого из блоков памяти устройства или отказ одного из сумматоров данного канала не приводит к искажению...

Номер патента: 1317484

Опубликовано: 15.06.1987

Авторы: Атрошкин, Карпишук

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...уровень логической единицы, который, присутствуя до момента сброса регистра 15, поступает на четвертый выход блока 9 управления, откуда он поступает на вход накопителя 2 и разрешает выдачу на его выход ранее выбранной информации. Одновременно во время четвертого такта уровень логической единицы с четвертого выхода регистра5 поступает на первый вход элемента И 20,на втором входе которого присутствует уровень логической единицы, что соответствует наличию режима разрешения коррекции ошибки, Поэтому на выходе элемента И 20 появляется уровень логической единицы, который, поступая через девятый выход блока 9 управления на входы элементов И 6, разрешает прохождение кода ошибок, поступающего на другие входы элементов И 6. Одновременно...

Номер патента: 1317485

Опубликовано: 15.06.1987

Авторы: Березин, Еремин, Кимарский, Кузовлев, Онищенко, Сушко, Черняк

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...питания обеспечивается при переключении триггера-защелки 15 в состояние 1 (состояние О 20 25 30 35 40 45 50 55 2на инверсном выходе). Такая организация отключения питания обеспечивает в режиме внешних обращений прохождение через элементы ИЛИ 12 и 13 и первый коммутатор 8 сигналов с внешних входов устройства,Отключение питания от схем самоконтроля происходит не только по завершению самоконтроля (сигнал с выхода генератора тактовой последовательности). Если накопитель полностью исправен, то при присоединении выхода 22 к шине питания также происходит отключение схем самоконтроля, и самоконтроль вообще не производится (такое отключение целесообразно проводить и при неисправности блоков самоконтроля). Оперативное запоминающее устройство с...

Номер патента: 1317487

Опубликовано: 15.06.1987

Авторы: Бондаренко, Локтионов, Патракеев, Родин

МПК: G11C 29/00

Метки: запоминающее, информации, исправлением, отказавших, разрядах

...на входах чтения блоков 1 высокого логического уровня на выходах блоков 1 появляются сигналы признака неисправного разряда (ПНР), соответствующие В-разрядам записи в блоках 1. По задержанному относительно сигнала Чтение сигналу высокого логического уровня с элемента 17 задержки на время, необходимое для считывания с блоков 1, регистр 6 принимает сигналы ПНР с блоков 1. Элементы И 7 формируют на основе данных из регистра 6 на своих выходах корректирующую информацию. В этот момент времени с элемента 16 задержки высокий логический уровень поступает на входы записи блоков 1, а на входы чтения поступает низкий логический уровень, который формируется элементом ИЛИ 13 в результате поступления на один из его входов низкого логического...

Номер патента: 1319077

Опубликовано: 23.06.1987

Авторы: Дрозд, Карпенко, Лебедь, Малярчук, Минченко, Шабадаш

МПК: G11C 11/4093, G11C 7/00

Метки: запоминающее

...счетчик 3 в исходное нулевое состояние. На вход блока 1 синхронизации поступают тактовые импульсы. Блок 1 вырабатывает сигналы, поступающие соответственно на тактовые входы регистров 2 и 3, тактовые входы счетчика 3 и регистра 7, вход режима (запись/чтение) блоков 6 памяти, Эти сигналы получены из входного сигнала блока 1 синхронизации, например, путем задержки на логических элементах. Временные диаграммы указанных сигналов, (фиг. 2) позволяют детально проследить работу устройства, для случая т =2.Входная последовательность чисел (фиг. 2) поступает на информационные входы входного регистра 2 и принимается в регистр по тактовому сигналу. При этом с выхода входного регистра считывается последовательность а в а в а в а в а в...