Патенты с меткой «запоминающее»

Номер патента: 1096696

Опубликовано: 07.06.1984

Авторы: Астахов, Шадрин

МПК: G11C 27/02

Метки: аналоговое, запоминающее

...функциональная схема устройства.Устройство содержит весовые резисторы 1-8, двоичный счетчик 9, операциокный усилитель 10, элемент 11 обратной связи, компаратор 12,1 В-триггеры 13 и 14, генератор 15 импульсови элемент 16 задержки. Первый Цб -триггер 13, генератор 15 импульсов ипервый счетчик 9 имеют выходы с от окрытым коллектором.Устройство работает следующим образом.В режиме выборки импульс на управляющем входе устройства устанавливает 15первый 85-триггер 13 в состояние, разрешающее прохождение импульсов с выхода генератора 15 на вход двоичногосчетчика 9. Одновременно второйтриггер устанавливается в "0" состо Оякие, что вызывает сброс двоичного счетчика 9 в "0" состояние и с некоторой задержкой, определяемой элементом 16, запуск...

Номер патента: 1096697

Опубликовано: 07.06.1984

Авторы: Бородин, Столяров

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...устройство с автономным конт- ко. ролем, содержащее накопитель, входы первойгруппы которого являются адресными входа- длми устройства, входы второй группы соедине-анны с входами первого блока формирования расигналов четности и входами первого блока коформирования контрольных сигналов по не мочетному модулю и являются числовыми вхо. надами устройства, выходы первого блока фор- мнмнровання сигналов четности соединены с вхоЭ 1096 постоянного запоминающего устройства (ПЗУ), а на фиг, 7 дана таблица декодирования дешифратора для модуля 7. Запоминающее устройство с автономным контролем, содержит накопитель 1, состоящий из блоков 2 памяти, входы первой группы 3 накопителя 1 соединены с входами шифратора 4 и являются адресными входами...

Номер патента: 1098035

Опубликовано: 15.06.1984

Авторы: Косоусов, Максимов, Петричкович

МПК: G11C 11/40

Метки: варианты, его, запоминающее

...и исток второго установочных транзисторов соединенсы с шиной считывания, зат- воры первого установочного транзистора и первых зарядных транзисторов каж098035 4торах 6, истоки которых полк:гючеил ьшине 1 питания, стоки - к соотвегствующим шинам 5 (фиг.1), а транзисторы 3 выполнены Р -канагьными, либо на и -канальных транзисторах 6,5истоки которых подключены к шине 17,при этом транзисторы 3 выполнень 1г 1 -канальными.Предложенное устройство работаетследующим образом.Когда накопитель 2 организован нар -канальных транзисторах 6, на ихзатворы поданы соответствующие управляющие сигналы с дешифратора 11.В режиме хранения на шинах 15 и 14установлены логические уровни "0"и "1" соответственно, выходы дешифратора 11 установлены в единичное...

Номер патента: 1098037

Опубликовано: 15.06.1984

Авторы: Бородавка, Евсикова, Клюев, Микитченко, Раллев, Ткач

МПК: G11C 29/00

Метки: запоминающее, информации, регенерацией

...2 и элементов И. Кроме того, в этом устройстве увеличена нагрузка на информационные выходы накопителя, так как к ним подключены входы блока анализа и входы группы пороговых элементов, что ухудшает эксплуатационные характеристики устройства.Целью изобретения является упрощение устройства.Поставленная цель достигается тем, что в запоминающее устройство с регенерацией информации, содержащее накопитель, блок формирования сигнала регенерации, блок управления, подключенный к накопителю и блоку формирования сигнала регенерации, блок пороговых элементов, входы которого подключены к выходам накопителя, введен блок элементов И, входы которого подключены к выходам блока пороговых элементов, а выходы блока элементов И соединены с входами блока...

Номер патента: 789018

Опубликовано: 15.06.1984

Авторы: Елинсон, Мадьяров, Малахов, Покалякин, Степанов, Терешин, Тестов

МПК: H01L 29/12

Метки: запоминающее, полупроводниковое

...снизит барьер с металлом. При дальнейнем увеличении положительного смещения становится возможным туннелирование электронов из валентной эоны невырожденного полупроводника в зону проводимости металла. При этом в валентной зоне невырожденного полупроводника появляются дырки, которые движутся к вырожденному полупроводнику, В запрещенной зоне невырожденного полупроводника имеются ловушки, способные захватывать электроны Е " иедырки ЕВ исходном состоянии все ловушки заполнены и имеют заряд равный нулю, Теперь появившаяся в валентной зоне невырожденного полупроводника дырка захватывается ловушкой для дырки в области, прилежащей к вырожденному проводнику с последующей рекомбинацией с электроном, находящимся на ловушке для электронов в...

Номер патента: 1100638

Опубликовано: 30.06.1984

Автор: Барашенков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...проверок,в-третьих, хотя бы один ненулевой гектор, не равный вектору общей про- З 0 верки.В первых двух случаях "базисные"разряды частник проверок содержат "О"в последнем случае - 1 .И ИКод адреса одной иэ двух ошибок 35определяется проверками, содержащими Н 1 ф в базисном разряде. Кодадреса второй ошибки находится как результат сложения векторов первойошибки,и вектора общей проверки. В .40соответствии с рассмотренными эначефниями частичные суммы образуют тримножества.В случае тройной ошибки (измене-ние четности информации в трех адресах при считывании из накопителя 1)значения частичных проверок могутобразовывать Б, 8 , Яфво-первьи, нулевой вектор - дляпроверок, в которые не включены ад 50реса ошибок, т,е. эти адреса содержат "О"...

Номер патента: 1100640

Опубликовано: 30.06.1984

Авторы: Жучков, Косов, Кугутов, Росницкий, Степанян, Чумакова

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...И, а второй выход - к первым входам четвертого и пятого элементов И, вторые входы 10 которых соединены с первым выходом блока задержки, второй выход которого подключен к певым входам первого и второго элементов И, вторые входы которых соединены соответственно 15 с другими входами адресного .блока и с выходом первого триггера, выход шестого элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом 20 третьего элемента И и первым входом второго элемента ИЛИ, второй вход которого пОдключен к первому входу первого триггера, а выход - к первому входу пятого триггера, второй 25 вход третьего триггера соединен с выходом пятого элемента И, а выход - с первыми входами третьего элемента ИЛИ и седьмого...

Номер патента: 1101889

Опубликовано: 07.07.1984

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...элечецИ, усгяцовочные входь счетчиков ц триггера объединены и являются пятым управляющим входом устройства, введены пегистр, второй сумматор, второй элемент НЕ и вторая группа элементов И-ИЛИ, пер- Ш,Е ВХОДЫ КО:ОРЫХ СОЕДИЦСЦЫ С ВЫХОДОМ второго эехецт НЕ, вход которого подключен к выходу элемента И и вторым вхо лям элементов Й-ИЛИ, второй группы, тре 5 и Входы которых соединены с выходами вгорого сумматора информационными вход 1 ми р. истра, выхо ы которого подклю:СП 1, к одним из входов второго сумматора,руи чи входа ми первогО сммятора, Вход :ци ритря соединен с выходом перецлцец 5 Второго счет Ика, дру ие входы ВХ О 0 М)2 ТОР 2 5 ВЛ 51 ЮТСЯ П 1 ЕСТЫМ Ъ ил 5 ои Входом устройств, вход управ.ця реги т-,одключен к гятом) хг:ргв- ,5 кц...

Номер патента: 1101890

Опубликовано: 07.07.1984

Авторы: Игнатьев, Калмыкова, Кочкин, Криворуцкий, Левшин, Тюрин

МПК: G11C 11/00

Метки: запоминающее, оперативное

...13 с Входом Ее.шифратора 2 адреса, а вход с перым пыходо (рормирователя 6 огнрного 33 епр 53 жс 31 Ря, вход ко- тОРОГО поди,юГе) к цис 7 3 Нт 231 ПЯ фГ)Р)11)- рователей 8 разрядных токов, регулятор 8 нзпря)кс 3 Ия порога сряба Гывяция, первый УПРЯВ;15 ЮГЕПЙ ВХОД КОТОП 03 О СОЕ:ЕИН(.Н С 331 И- ной / пит 213 ия, Второй мг 3) яв,35310 Пий Вход с ВтОРым Входо) фОРмиРОет(.,1 Я 6 ОПОРного цапряжсния, я его вьход - с д 3 мг 33 мР (пор 010 выхГР) е)хода)и )3 сиг 3:т(.;сй 4 счиывания.Регулятор 8 содержи", (фиг. 2) транзистор 9. эмитср оторого сосд 3.псц с (дним из выводов резсторя 1, 513 го вывод ко- ОРОГО ЯБЛ 51 СТСЯ Ц)РБЫМ УПРЕВЛ 51 ОЕЦ 1 Х ВХ(0- дом регулятора (, база трзцзисгоря 9 сос дицсна с одним из выводов тсрморегл 3(рующего...

Номер патента: 1101891

Опубликовано: 07.07.1984

Авторы: Попков, Ходинский

МПК: G11C 11/00

Метки: запоминающее

...сигналов временных меток и второй выход формирователя синхросигналов являются соответственно выходом временных меток и выходом синхросигналов устройства, введены второй накопитель, блок сравнения и второй коммутатор, первый вход которого соединен с выходом аналого-цифрового преобразователя и входом второго накопителя, вход синхронизации которого под. ключен к первому выходу формирователя синхросигналов, а выход - к второму входу второго коммутатора, управляющий вход которого соединен с выходом блока контроля записи и вторым входом счетчика адресов, а выход - с информационным входом первого накопителя, входы блока сравнения подключены соответственно к выходу счетчика адресов и к выходу счетчика временных сигналов, а выход соединен...

Номер патента: 1101894

Опубликовано: 07.07.1984

Авторы: Ищенко, Селигей

МПК: G11C 21/00

Метки: динамическое, запоминающее, зонами, памяти, свободной

...вторым входом триггера регенерации, входы первой группы первого коммутатора являются адресными входами устройства, генератор импульсов, выход которого соединен с вторым Входом триггера регенерации, содержит преобразователь кода и ВтороЙ коммутатор, Входы которо 0 являк)тся дополнительными управляющими входами устройства, а выход.1 соединены с входами первой группы преобразователя кола и управляюцими входами генератора импульсов, выходы счетчика адресов соединены с входами второй группы преобразователя кола, информационные выходы котороо соелпцсцы с Входами второй группы первого комму гатора, а уцравляюций выход соединен с установочным входом счетчика адресов.На чертеже представлена с)лок-схема динамического зацомицакнцео устройсгва с...

Номер патента: 1101895

Опубликовано: 07.07.1984

Авторы: Гудым, Майструк, Онащенко, Сердюкова

МПК: G11C 21/00

Метки: запоминающее

...и селектора 11 импульсов записи, выход которого подклочен к входу ключа 12. Кроме того, устройство включает в себя последовательно соединенные дополнительный детектор 13, блок 14 сравнения и дополнительный усилигель 15, причем блок 14 сравнения соединен с источником 16 опорного напряжения. Входной сигнал поступает по входу 17, запуск циркуляции тактового импульса - по входу 18, а вывод информации - через выход 19.Устройство работает следующим образом.На формирователь 1 тактовых импульсов, работающий в ждущем режиме, подается внешний одиночный запускающий импульс по входу 18, после чего вырабатывается тактовый импульс с заданными параметрами, который поступает с выхода формирователя 1 тактовых импульсов в кольцо циркуляции, причем...

Номер патента: 1101896

Опубликовано: 07.07.1984

Автор: Малютин

МПК: G11C 29/00

Метки: запоминающее, постоянное

...дешифратор выоора с)роки, зыходы которого сослинсцы с входами диодного матричного накопителя, а входы являотея входами устроистВа, элсмсРГ Сложсни 51 ПО ходуг 10 двя и ограцичигельнлые элементы, через которые ка)кдый выход лиодцого матричного цякопигсля соединен с Пипой питания, в каждый разряд накопителя введены два ог- Рс 1 НИЧИТЕГЬсГЫХ ЭГЕМ(.НТЯ На ДИОДНВХЕвс 3 цягрузочцьх элемента и элемент ИСКЛЮЧА 10 ШЕЕ ИЛИ и в каждый информационный разряд - элемент ЭКВИВАЛЕНТНОСТЬ и элемент И, причем в каждом разряде парафазн ые выходы накопителя соединены с анодами диодов, катоды которых через нагрузочные элементы соединены с шиной нулевого потенциала, в каждом информационном разряде входы элемента ЭКВИВАЛЕНТНОСТЕ) соединены с катодами диодов, а...

Номер патента: 1101897

Опубликовано: 07.07.1984

Авторы: Горбенко, Николаев

МПК: G11C 29/00

Метки: запоминающее, постоянное

...со следующими принципами.Перед записью анализируются значениявсех х записываемых слов и в каждо;1 изцих выделяется 1 х сосе,цИх разделов, значения которых будут определять а.1 рес последующей записи данного слова в накопитель. 11 ри этом значение К определяется изсооношения /С =- ,1 Од/Х , гдеОд 1.хближа йшее оолыпсе Еелос число. В ыбрацнаягруппа из К разрядов может размецсатьсяца любых позициях в записываемом словепо кольну. Естественно, что для различных 2слов значения выделенных К разрядов не должны совпадать и должны образовывать множество всех возможных значений адресов ячеек накопителя. Таким образом, при считывании разряды адреса будут одновременно являться информационными разрядами считываемого слова. При считывании необходимо...

Номер патента: 1101898

Опубликовано: 07.07.1984

Авторы: Ваврук, Елагин, Тимофеенко, Филимонов

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...входы которого соединены соответственно с выходами регистра слова и с выходами адресного регистра, а выходы - с входами выходного регистра, выходы которого подключены к первым входам элементов ИЛИ первой группы, выходы которых соединены с входами первого сумматора по модулю два, причем вторые входы элементов ИЛИ первой группы и входы регистра слова объединены и являются информационными входами устройства, одними из выходов которого являются выходы первого счетчика, введены дополнительный накоптель и второй счетчик, счетный вход которого подксиочен к выходу второго сумматора по модулю два, входы которого соединены с выходами элементов ИЛИ второй группы, первые входы которых подключены к выходам регистра адреса, причем информационные...

Номер патента: 1104582

Опубликовано: 23.07.1984

Авторы: Кузнецов, Хлюнев

МПК: G11C 11/00

Метки: запоминающее

...к входам записи накопителя, блок управления, входы которого соединены с выходами второго регистра адреса, а выходы - с управляющими входами коммутатора, выходы кото 25 30 35 40 45 50 55 рого являются выходами устройства, введены дешифратор номера корректируемого слова, триггер записи единиц, триггер записи нулей, триггер режима коррекции и триггеры номера корректируемого слова, выходы которых подключены к информационным входам дешифратора номера корректируемого слова, управляющий вход которого соединен с выходом триггера режима коррекции, причем выходы триггера записи единиц, триггера записи нулей и дешифратора номера корректируемого слова подключены соответственно к управляющим входам регистра регенерации, входы коррекции...

Номер патента: 1104585

Опубликовано: 23.07.1984

Авторы: Клевцов, Фирстов, Чистяков

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...дешифратора, второй счетчик, вход установки 0 которого соединен с первым выходом блока управления, второй выход которого соединен со счетным входом первого счетчика, введены операционный усилитель, фильтр и элемент компенсации на полевом транзисторе, исток которого соединен с информационным входом накопителя и выходом операционного усилителя, сток - с инвертируюшим входом операционного усилителя и входом фильтра, выход которого соединен с шиной нулевого потенциала, неинвертирующий вход операцион. ного усилителя является входом устройства, другой выход первого счетчика соединен со 10 15 20 счетным входом второго счетчика, выходыкоторого соединены с другими входами дешифратора, выходы второй группы которогосоединены с соответствующими...

Номер патента: 1104586

Опубликовано: 23.07.1984

Авторы: Александрина, Бебнева, Потапов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...изобретения - повышение точности и быстродействия устройства.Гоставленная цель достигается тем, что в аналоговое запоминающее устройство, содержащее первый ключ, сигнальный вход которого является входом устройства, операционный усилитель, неинвертирующий вход которого соединен с выходами первого и второго ключей, выход операционного усилителя соединен с входом инвертирующего повторителя напряжения и с сигнальным входом третьего ключа, управляющий вход которого соединен с управляющим входом первого ключа и с шиной управления, накопительный элемент на конденсаторе, одна обкладка которого соединена с шиной нулевого потенциала, другая обкладка конденсатора соединена с выходом третьего ключа и с входом буферного усилителя,...

Номер патента: 1104587

Опубликовано: 23.07.1984

Автор: Полозов

МПК: G11C 27/02

Метки: аналоговое, запоминающее

...тока соединены с первой шиной питания, причем база второго усилительного транзистора подключена к выходу инвертирующего усилителя, база первого усилительного транзистора и выход инвертирующего усилителя являются входом и выходом устройства соответствен цо, введены ключи, состоящие из диодов, пятого и шестого резисторов и переключающих транзисторов, тип проводимости которых противоположен типу проводимости усилительных и стробирующих транзисторов, причем эмиттер первого переключаюгцего транзистора соединен с анодом первого диода, коллектором первого усилительного транзистора и первым выводом пятого резистора, эмиттер второго переключающего транзистора подключен к аноду второго диода, коллектору второго усилительного транзистора и...

Номер патента: 1104588

Опубликовано: 23.07.1984

Авторы: Емелин, Иванов, Лазарев, Макарова

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...элемента И соединен с входом формирователя контрольного адреса, выход которого подключен к одному из входов коммутатора адреса, другой вход которого является адресным входом устройства, а выход коммутатора адреса соединен с входом регистра адреса.На фиг. 1 представлена функциональная схема запоминающего устройства с самоконтролем; на фиг. 2 - пример выполнения блока управления; на фиг. 3 - пример выполнения блока контроля.3 а номи наюшее устройство содержит (фиг. 1) накопитель 1, блок 2 управления, регистр 3 адреса, входной регистр 4 числа, формирователь 5 контрольных разрядов, выходной регистр 6 числа, блок 7 контроля, блок 8 коррекции, коммутатор 9 записи, коммутатор 10 адреса, формирователь 11 сигнала паузы, элемент И 12,...

Номер патента: 1104689

Опубликовано: 23.07.1984

Авторы: Хаимов, Штейн

МПК: H04N 5/78, H04N 5/93

Метки: видеомагнитофона, воспроизводимых, запоминающее, сигналов, телевизионных, цифровое

...считывания, а выход первого формирователя кадровых синхроимпульсовподключен к установочному входу второго счетчика адресов записи,На чертеже представлена структурная электрическая схема цифрового запоминающего устройства для обработки телевизионных сигналов, воспроизводимых с видеомагнитофона.Цифровое запоминающее устройство для обработки телевизионных сигналов воспроизводимых с видеомагнитофона, содержит первый блок 1 памяти, на информационный вход которого подан цифровой сигнал с первого входа устройства, на адресный вход записи и одновременно на первый формирователь 2 стробирующего импульса с первого счетчика 3 адресов записи, на адресный вход считывания и одновре45 менно на второй формирователь 4 стробирующего импульса с...

Номер патента: 1105940

Опубликовано: 30.07.1984

Авторы: Андреев, Беляков, Еремеев, Светников

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, причем вход второго элементл задержки является одним из входов и выходов синхронизатора, выход второго элемента задержки подключен к первым входам элементов И группы, вторые входы которых соединены соответственно с выходами первого и второго элементов НЕ и с входом первого элемента НЕ, третий вход одного из элементов И группы соединен с входом второго элемента НЕ, а выход - с входом первого элемента задержки, входы элементов НЕ являются другими входами синхронизатора, другими выходами которого являются выходы элементов И группы и первого элемента задержки.На фиг. 1 показан пример геометрической нормализации элемента изображения на фиг. 2 - структурная схема буферного запоминающего устройства, на фиг. 3 - 8 структурные схемы блока...

Номер патента: 1105943

Опубликовано: 30.07.1984

Авторы: Курицын, Матюхин, Мещеряков, Халикеев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...обкладкой второго конденсатора, второй вход усилителя соединен с первыми входами преобразователя напряжение- напряжение, пикового детектора и с первой шиной питания, выход усилителя соединен с вторым входом преобразователя напряжение-напряжение и является выходом устройства, третийвход преобразователя напряжение-напряжение соединен с третьим входом усилителя и с второй шиной питания, выход преобразователя напряжение- напряжение соединен с вторым входом пикового детектора.На чертеже приведена Функционалйная схема предложенного устройства.Устройство содержит дифференцирующую цепочку 1, накопительные элементы на конденсаторах 2 и 3, усилитель 4, преобразователь 5 напряжение- напряжение, пиковый детектор 6, ключи 7 и 8, шины 9 и 10...

Номер патента: 1105944

Опубликовано: 30.07.1984

Авторы: Дрозд, Карпенко, Минченко, Полин, Стручев, Шипита

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...другой вход которого соединенс управляющей шиной 2 3. Недостатком устройства является его сложность.Цель изобретения - упрощение устройства.Указанная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее блок памяти, входы которого являются информационными входами устройства, блок контроля, входы которого соединены с вы-. ходами блока памяти, а выход является первым контрольным выходом устройства, выходы блока памяти являются 55 информационными выходами -устройства, введены первый и второй коммутаторы, блок управления, дополнительный блок памяти и сумматор по модулю два, причем. информационные входы первого и второго коммутаторов подключены соответственно к входам и выходам блока памяти, вход блока...

Номер патента: 1107173

Опубликовано: 07.08.1984

Авторы: Бойко, Гаврин, Панасенко

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, причем первый и второй входы блока управления соединены соответственно с первым входом второго элемента И и с первым входом седьмого и вторым входом пятого элементов И, третий вход блока управления является пятью управляющим входом устройства, шестым и седьмым управляющими входами которого являютсясоответственно четвертый и пятый входы блока управления, шестой вход которого и первый вход шестого элемента И объединены и являются восьмым управляющим входом устройства, седьмой вход блока управления соединен с первым входом четвертого элемента И, а восьмой вход подключен к выходу блока сравнения и первому входу адресного блока, второй вход которого соединен с выходом первого элемента И, а выход - с адресным входом накопителя, первый...

Номер патента: 1107176

Опубликовано: 07.08.1984

Авторы: Верниковский, Конопелько, Урбанович

МПК: G11C 29/00

Метки: запоминающее

...и являются первым упс шиной выборки кристалла 21. равляющим входом устройства, тактоНедостатком известного устройст- вый вход первого триггера и третий ва является повышенное потребление 50 вход первого формирователя сигналов мсщности вследствие многократной за" записи-считывания объединены и являписи стирания пронерочной информации ются вторыми, управляющими входами в нескольких дополнительных ЭП за устройства, другие входы блока кодивремя непрерывной эксплуатации между рования и входы дешифратора адреса включением и выключением питания, 55;столбца соответственно объединены иявляются одними из адресных входов устройства, введены резервные усилитель и накопитель, числовые шины которого соединены с числовыми шинами дополнительного...

Номер патента: 1107177

Опубликовано: 07.08.1984

Авторы: Бородин, Верниковский, Конопелько, Лосев

МПК: G11C 29/00

Метки: запоминающее

...блок 7 содержит первую группу элементов 23 памяти и блок 24 сравнения. Каждый блок 17 содержит вторую группу элементов 25 памяти и элементы ИЛИ 26-30. Одни из входов элементов ИЛИ 9 и 26-30 соответственно объединены и являются управляющими входами 31 устройства. Элемент ИЛИ 9 имеет выход 32. Элементы И 13 и 14 имеютвыходы 33 и 34. Все блоки и элементы, показанные на фиг. 1, составляют запоминающий блок 35.Элементы. И 13-15 работают следующю образом.Когда уровни сигналов на выходе 32 элемента ИЛИ 9 и выходах 20-22 блока 17 высокие, элементы И 13-15 находятся в проводящем состоянии, сли же эти сигналы имеют низкий уро- )0 ень, то элементы И 13-15 находятсязакрытом состоянии, характеризующемся высоким выходным сопротивлением,и не влияют...

Номер патента: 1108505

Опубликовано: 15.08.1984

Автор: Савельев

МПК: G11C 11/00

Метки: запоминающее, полупостоянное

...входу регистра числа, дополнительные усилители считывания, входы которыХ соединены с выходами дополнительных накопителей, причем другой выхол регистра числа и другие входы Формирователей разрядных токов, входы Формирователей адресных токов, вторые входы регистра числа и основных усилителей считывания являются соответственно одним из выходов и одними из входов устройства, введены формирователи сигналов, элементы ИЛИ, триггер, элемент И, элемент НЕ и два ограничителя уровня сигналов, вход одного из которых подключен к выходу первого дополнительного усилителя считывания, а выход - к входу первого формирователя сигналов, выход которого соединен с одним из входов первого элемента ИЛИ, другой вход которого соединен с выходом второго...

Номер патента: 1108507

Опубликовано: 15.08.1984

Авторы: Каверзнев, Метлицкий

МПК: G11C 15/00

Метки: данным, доступом, запоминающее, многоформатным

...запоминающе го устройства с многоформатным доступом к данным за счет обеспечения- возможности хранения трехмерного . битового массива данных (двумерного массива многоразрядных данных) и организации трехмерного доступа к ним: к строкам и столбцам любой матрицы, а также к словам, разряды, которых распределены во всех матрицах памяти.Поставленная цель достигается тем, что в запоминающее устройство с многоформатным доступом к данным, содержащее регистр типа обращений, регистр адреса, первый сумматор по модулю два, мультиплексор, регистр . данных и матричный блок памяти, причем выход регистра типа обращений соединен с одним из входов первого сумматора по модулю два, вькод которого соединен с первым адресным входом матричного блока памяти,...

Номер патента: 1108508

Опубликовано: 15.08.1984

Автор: Чайкин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...формирователи 14-16 токов,КОП) транзисторы. Устройство работо- шины 17 и 18 питания.50способно лишь при использовании полевых транзисторов с - -переходом.Цель изобретения - повышениеточности путем компенсации погрешности коммутации при использованиилюбых полевых транзисторов в качестве,коммутирующих ключей.Поставленная цель достигается тем,что в аналоговое запоминающее устроймость от входного напряжения, поскольку вне области нелинейной зависимости емкости постоянны,Компенсация погрешности коммутации осуществляется следующим образом. Входной импеданс формирователя 14 тока относительно шины 12 нулевого потенциала нулевой. После размыкания ключа 4 падение напряжения на пассивном элементе 8 за счет протекания по нему суммарного тока...