Патенты с меткой «запоминающее»

Номер патента: 1575797

Опубликовано: 07.05.1991

Авторы: Ефименко, Лапицкий, Петровский, Прибыльский, Яковлев

МПК: G11C 11/00

Метки: запоминающее

...7,8 и блоки 16,17 на выходы 19,20 при наличии раэрещающего сигнала на входах 22,23 и науправляющих входах 24-26. Информация,записанная в накопитель 4, может бытьсчитана независимо по любому из выходов 19-21 по адресам, задаваемым на.входах 13-15. Сигналы, поступающиена входы 22,23, определяют режим прохождения информации; минуя накопитель4 или считывание с накопителя 4. 1 О Формула изобретенияЗапоминающее устройство, содержащее накопитель, блок АЬрмирователей записи, дешифратор записи, первый и второй мультиплексоры считывания, первый и второй дещифраторы считывания, первый и второй буферные блоки, причем информационные входы блока формиРователей записи являются ин 1 ЬормационНыми входами устройства, выходы бло ка...

Номер патента: 1647652

Опубликовано: 07.05.1991

Авторы: Гетало, Коваленко, Смелый

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в точке Б;С 1 и С 2 - емкости элементов 3 и 4.Кроме того, один из неподвижных контактов потенциометра 6 можно соединить с шиной нулевого потенциалаустройства, так как для получения эффекта перестройки необходимо создать только падение напряжения на потенциометре 6. Поэтому если один из неподвижных контактов потенциометра подключен к источнику положительного напряжения, а другой к шине нулевого потенциала устройства, то, изменяя положение подвижного контакта потенциометра 6, например, в сторону уменьшения потенциала в точке Б, можно не только уменьшить на пряжение на элементе 3 (в точке А), но и изменить его знак, т.е. перейти в область отрицательных значений выходного сигнала, что является несомненным достоинством такого способа...

Номер патента: 1647655

Опубликовано: 07.05.1991

Авторы: Андрианов, Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...выбирается не менее времени выборки оперативной памяти. Увеличение остальных трех тактов генератора 12 при, отработке четырехтактных операций "Чтение" или "Запись" не происходит.Стимуляция входов данных блока 1 памяти осуществляется через буферный элемент 18 и шинный формирователь 11 дешифратором 5, что соответствует тестированию блока 1 памяти по алгоритму теста "Мара" с диагональным перебором данных.Поскольку при каждом проходе адресов эталон считываемой из блока 1 памяти информации соответствует состоянию выходов дешифратора 5 в предыдущем проходе адресов, то он и формируется подачей циклически сдвинутых в сторону младших выходов дешифратора 5 на вторые входы блока 3 сравнения. Поскольку при подаче питания ячейки блока 1 памяти...

Номер патента: 1649612

Опубликовано: 15.05.1991

Автор: Маченис

МПК: G11B 17/32, G11B 25/04

Метки: дисковое, запоминающее

...числом Бонда1 и имеют место при радиусе сегмента, не превышающем 2 мм, следовательно, варьируя размерами лиофильных участков, можно достичь очень точных размеров и объемов полукапельных элементов, не требующих .механической обработки, которые будут гарантировать стабильный зазор между диском и блоком плавающих магнитных головок. Лиофобность твердых поверхностей можно осуществить с помощью широко используемых гальванических технологий: оксидированием, нитридированием, покрытием пленками и т.д. Лиофильность локальных участков твердых поверхностей достигается при помощи тех процессов очистки этих участков: электрохимической катодной обработкой в электролите, тлеющим разрядом, ультразвуковой обработкой, лазерным воздействием и...

Номер патента: 1649614

Опубликовано: 15.05.1991

Авторы: Жучков, Кирпаль, Косов, Кугутов, Росницкий, Савельев, Степанян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...В случае возникновения одиночной ошибки в блоке коррекции 13 производится ее корректировка, В блоке декодирования, кроме того, формируются сигналы "Корректируемая ошибка" или "Некорректируемая ошибка" для каждого из накопителей 2 блока памяти 1, которые передаются в соответствующие разряды первого регистра 6,После этого, откорректированное число через мультиплексор 14 по сигналу "Чтение корректируемого числа" передается на информационные выходы устройства. Код числа непосредственно с выходного регистра 5 по сигналу "Чтение некорректируемого числа" поступает через мультиплексор 14 на информационные выходы устройства.В режиме контроля блоков и узлов запоминающего устройства контролируется работа блоков контроля 9 и 10, блока кодирования...

Номер патента: 888732

Опубликовано: 23.05.1991

Авторы: Визнер, Есьман, Пилипович, Шматин

МПК: G11C 11/42

Метки: голографическое, запоминающее

...резервный фотоприемный блок б, рабочийФотоприемный блок 7, первый коьс:утатор 8, блок усилителей считыванияблОк управляемых элементов заде,"г.; -ни 10, блок формирования импульсов11, второй коммутатор 12, блок стробирсвания 13, блок управления 14, блокконтроля 15, позиционно-чувствительный фотоприемник 16, регистр адреса17, блок сравнения 18, преобразователь напряжение - код 19,В ГЗУ лазер 1 оптически связан сосветоделительным элементом 2. Первыйвыход светоделительного элемента 2оптически связан через поляризатор 3с рабочим и резервным Фотоприемнымиблоками 7 и 6, Второй вь 1 ход светсделительного элемента 2 оптически связанчерез дефлектор 4 и матрицу голограмм 5 также с рабочим и резервнымФотоприемными блоками 7 и б. Блокусилителей...

Номер патента: 1651321

Опубликовано: 23.05.1991

Автор: Болотов

МПК: G11C 27/00, G11C 27/02

Метки: аналоговое, запоминающее

...Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Устройство содержит первый и второй транзисторы 1 и 2, накопительный элемент 3 на конденсаторе, стабилизирующий элемент 4 на резисторе, повторитель 5 напряжения и первую и вторую шины 6 и 7 питания устройства.Устройство работает следующим образом.При подаче на вход устройства аналогового напряжения транзисторы 1 и 2 отпираются, а на элементах 4 и 3 устанавливаются напряжения, пропорциональные входному. После окончания действия входного аналогового напряжения транзисторы 1 и 2 запираются, путь разряда элемента 3 через элемент 4 исключается, а потому напряжение на элементе 3 будет с определенной точностью сохраняться запоминается) до...

Номер патента: 1364093

Опубликовано: 30.05.1991

Авторы: Петухов, Шаромет

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...этого момента начинается регенерация аналоговой информации в канале с адресом 1. По окончании регенерации этого канала содержимое счетчика 5 опять наращивается на единицу, после чего производится регенерация в следующем канале. Таким образом будет происходитьрегенерация последовательно всех кана 5 1 360936 лов устройства до появления на выхо- торого соединены с информационными де переполнения счетчика 5 сигнала входами блоков аналоговой памяти, цифпереполнения. Этот сигнал, появляющий- роаналоговый преобразователь, вход ся как реакция счетчика 5 на передний которого соединен с выходом блока опефронт сигнала одновибратора 11, обну- ративной памяти, информационный вход5ляет триггер 10, инверсный выходной блока оперативной памяти является...

Номер патента: 1654871

Опубликовано: 07.06.1991

Авторы: Погорелов, Торошанко

МПК: G11C 11/00

Метки: вычислительной, запоминающее, микропроцессорной, системы

...отрицательный импульс на выходе которого устанавливает триггер 7 в нулевое состояние, а также через элемент ИЛИ 8 проходит на вычитающий вход 19 счетчика 4, формируя в нем ненулевой код. При этом сигнал логической единицы с инверсного выхода триггера 7 поступает на вход 21 выборки второго блока 2 памяти, разрешая его работу, а сигнал логического нуля с прямого выхода триггера 7 запрещает работу первого блока 1 памяти. В результате в последующих машинных циклах данной команды микропроцессор обращается к блоку 2 памяти, в котором хранятся данные.Если одно из последующих обращений микропроцессора в память являет45 ся записью данных, то код данных по- .дается на информационный вход-выходустройства 23, а на вход 27 управления записью...

Номер патента: 1654873

Опубликовано: 07.06.1991

Авторы: Иерусалимов, Ходжаев, Юрченко

МПК: G11C 11/14

Метки: блоховских, вертикальных, запоминающее, информации, линиях, накопителях, памяти, считывания

...либо ВБЛ отсутствует в верхушке домена. При подаче в проводники 7 импульса тока создается локально изменяемое магнитное поле, которое вытягивает верхушки доменов. При этомиз-за возникающей гироскопической силы движение верхушки домена, не содержащей ВБЛ, отклоняется От прямолинейного (Фиг.2 б), а движение верхушки, которая содержит ВБЛ,являетсяпряиолинейным (фиг,2 а). Дальнейшеедвижение верхушек доменов, содержацихВБЛ, и стабилизация их положения осуцествляется под действием магнитногополя, создаваемого токовыми петлями8. Это локальное магнитное поле растягивает только верхушки доменов, содержацие ВБЛ, н в то же время создаетпотенциальный барьер для движения Отклоненных верхушек доменов, которыене содержат ВБЛ. Причем растянутыеверхушки...

Номер патента: 1654875

Опубликовано: 07.06.1991

Авторы: Горбель, Остроумов, Петренко, Сидоренко

МПК: G11C 19/00

Метки: буферное, запоминающее

...посылки на входы 37 нины управления поступает управляющее слово в сопровождении адресных сигналов на входе 36 и сигнала синхронизации управления на входе 35 устройства и записывается 4 О регистр 5 аналогично описанному. Значение разрядов управляющего слова соответствует значению разрядов управляющего слова при приеме информации первой посылки за исключением того, 45 что в третьем разряде, определяющем режим обработки информации (прием первой или второй информационной посылки), устанавливается единица, а значение разрядов кода порога селекции может быть любым, так как этот код при приеме информации второй посылки в ее обработке не участвует. Сигнал с выхода элемента И 21, по которому записывается управляющее слово в регистр 5, как и...

Номер патента: 1654877

Опубликовано: 07.06.1991

Автор: Иванов

МПК: G11C 29/00

Метки: запоминающее, информации, основного, отключении, питания, сохранением

...устройства.Устройство содержит блок 1 управления, блок 2 элементов памяти, выполненных на И 10 П-структурах с микроМощйым режимом питания, основной 3и резервный 4 блоки питания, переключающие элементы 5 и 6, которыепредставляют собой диоды, включенныекак показано на чертеже, нагрузочныеэлементы 7, представляющие собой нагрузочные резисторы.Основной блок 3 питания обеспечивает питающее напряжение 5 В в активном цикле устройства, В качестве ре Зервного блока питания может быть использована батарея или аккумулятор.Напряжение батареи несколько меньшенапряжения основного источника питания,Устройство работает следующим образом.В активном цикле (питание от ос -новного блока 3) переключающий элемент 5 открыт и на общую шину блока2 элементов...

Номер патента: 1656591

Опубликовано: 15.06.1991

Авторы: Ваврук, Кузнецов, Онышко, Перепичка

МПК: G11C 11/00

Метки: запоминающее, оперативное

...1 памяти во время тестирования младшие (М-К) разрядов адреса поступают на адресные входы й блоков 1 памяти. Нэ вход группового чтения 12 подается сигнал, являющийся в данном случае обобщенным сигналом чтения, Блоки 1 памяти одновременно выставляют на своих информационных выходах данные, которые через буферные регистры 7 поступают на информационный выход 18 устройства. Информация с информационных выходов блоков 1 памяти поступает поразрядно на блоки 8 сравнения, При этом первые разряды й блоков 1 памяти поступают на первую схему 8 сравнения, вторые разряды - на вторую схему сравнения, последние М-е разряды поступают на М-ю схему сравнения. Количество блоков 8 сравнения определяется информационной разрядностью блоков 1 памяти,Если...

Номер патента: 1658211

Опубликовано: 23.06.1991

Автор: Рахимов

МПК: G11C 27/00, G11C 27/02

Метки: аналоговое, запоминающее

...входе усилителя 7 и соотве)ственно на выходе 12 устройства 1 ил. тройство работает следующим обраВ исходном состоянии ключевые элементы 1, 2 и 5 закрыты, элементы 3 и 4 - открыты в соответствии с управляющими сигналами, подаваемыми на входы 9 11.Работа устройства начинается с заряда элемента 6 от входного напряжения, подаваемого на вход 8 устройства. Для этого на вход 9 подается сигнал, открывающии элемент 1 на время, необходимое для заряда, который производится через элементы 1, 3 и 4, По окончании заряда элемент 1 закрывается. При этом элемент 6 заряжается до напряжения (потенциал правой обкладки конденсатора 6 на чертеже относительно левой) Ес,Ес=Егде Евх - н ст ех -( Е), апряжение на входе 8 устрои1658211 Составитель А,...

Номер патента: 1661837

Опубликовано: 07.07.1991

Авторы: Зинин, Юдин

МПК: G11C 19/00

Метки: буферное, запоминающее

...данных в один из блоков памяти (на выходе элемента ИЛИ 30 сформируется сигнал высокого уровня - есть информация), то триггер 33 не переключится в состояние "Чтение", так как элемент И 14 заблокирован сигналом с прямого выхода триггера 33. В этом случае в систему сбора выдается информация с одного из блоков памяти (режим выборки накопителя блоков памяти установлен постоянно), которая установилась в нем при включении питания. Такой режим работы буфера будет продолжаться до тех пор, пока в буфер не будет загружен хотя бы один блок данных. По концу пачки Сх.Чт. на вход 36 устройства поступает сигнал КЧт., в качестве которого можно использовать любой сигнал синхронизации системы опроса, не попадающий в пачку Сх.Чт. Сигнал КЧт. через инвертор...

Номер патента: 1661838

Опубликовано: 07.07.1991

Авторы: Гуслов, Гуслова, Коган

МПК: G11C 27/00, G11C 27/02

Метки: аналоговое, запоминающее

...13). Элемент 12 открывается и генератор 6 через открытый канал элемента 12 оказывается подключенным к выходу переключателя 7 тока. При этом сумма токов нижних генераторов 5 и 6 тока (по схеме) 15, 15 соответственно становится больше суммы верхних генераторов 6 13, 14. Тогда Л 1=(1 з+14)415+15),Разностный ток А совместно с током источника 10 сигнала 1 с разряжает элемент 2.В момент, когда напряжение на элементе 2 становится равным напряжению на информационном входе элемента 1, элементы 12 и 13 находятся в равновесном состоянии. При этом ток генератора 6 тока перераспределяется поровну по каналам элементов 12 и 13, При этом в схеме устройства устанавливается баланс токов1 з+14=5+1/2 15При подаче на шину 19 управления переключателем...

Номер патента: 1661839

Опубликовано: 07.07.1991

Авторы: Карева, Нифонтов, Рогов, Сафронов

МПК: G11C 29/00

Метки: запоминающее, коррекцией, ошибок

...каждый иэ разрядов а, Ь 1, с 1, б равен "О", Эти условия приведены в табл, 2, 166183925 40 Следовательно, а 1 = 0 при одном из сле дующих значений синдромов:51 32 53 54 350 0 0 0 .01 0 О. 0 101 1 0 0 15 1 0 1 0 00 1 О 1 00 О 1 0 10 0 0 1 -11 1 1 0 1 20 1 1 1 1 00 0 1 1. 0Ь 1 = 0 при одном из следующих значений синдромов:31 52 53 34 350 0 0 0 01 О 0 1 00 1 0 0 11 0 1 0 00 1 0 1 0 30 0 0 1 0 10,0 0 1 11 1 0 1 11 1 1 1 00 0 1 1 0 35 с 1=0 при одном из следующих значений синдромов:51 52 53 54 55.0 0 0 О О1 0 0 1 00 1 0 0 11 0 0 0 10 1 1. 0 00 0 1 0 10 0 0 1 1 45 1 1 0 1 11 1 1 0 10 0 1 1 0б = 0 при одном из следующих значений синдромов: 50 51 Я 2 83 54 350 0 0 0 01 0 0 1 00 1 0 0 11 0 0 0 1, 55 О 1 1 0 01 0 1 0 00 1 0 1 01 1 0 1 11 1 1...

Номер патента: 1661840

Опубликовано: 07.07.1991

Авторы: Терзян, Торосян, Чахоян

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...- на регистр 9. В шифраторе 1 выполняется кодирование информационных разрядов, а в сумматоре 2 - сравнение полученного кода с содержимым регистра 9. На одни выходы сумматора 2 выдается результат проверки по коду Хэмминга, а на другой выход - результат проверки содержимого регистров 5 и 9 на четность, По состояниям выхода элемента 6 и выхода сумматора 2, приведенным в таблице, определяется наличие или отсутствие одиночных или двоичных ошибок, Причем при наличии одиночной ошибки на выходах сумматора 2 появляется синдром ошибки, который поступает на вход дешифратора 3, а на другом выходе - сигнал логической "1".Сигналом с второго выхода дешифратора 17 триггер 18 устанавливается в единичное состояние и сигнал с третьего выхода дешифратора...

Номер патента: 1665406

Опубликовано: 23.07.1991

Авторы: Красноперов, Поликанов, Четвериков

МПК: G11C 29/00

Метки: динамическое, запоминающее, исправлением, ошибок

...43, чем устанавливаетгналы выборки строк и столбцов в сооттствующих накопителях в состояние логи 1665406ческой единицы, соответствующее неактивному состоянию сигналов,Рассмотрим случай, когда обращение к устройству по считыванию происходит во время проведения регенерации в первом накопителе 2. В этом случае считанная информация с выходов второго и третьего накопителей 5 и 10 поступает на первые входы соответственно блока контроля 6 и блока 11 контроля, в которых производится контроль Считанной информации по модулю два с учетом контрольной свертки адреса, поступающей на вторые входы блоков контроля. Введение в систему контроля устройства Контрольной свертки адреса позволяет Схватить контролем адресные цепи устройСтва и тем самым...

Номер патента: 1667154

Опубликовано: 30.07.1991

Авторы: Гайдучок, Матчак, Шумский

МПК: G11C 11/00

Метки: графическое, запоминающее

...оаэрешит передачусигналов с первого входа элементов на их выходы, Сигналами с Выходов элементов И группы 3 управляются Одновибраторы первой 4 л Второй 5 групп. Запуск одновибраТОРОВ ПРОИЭВОДИТСЯ ВЫСОКИМ ЛОГИЧ 8 СКИМ потенциалом, Формируемые одновибраторами 4 сигналы поступакгт на входы выборки блоков 7 памяти Во время цикла записи или считывания лнформации,После поступления очереднь,х адреса и данных для записи В запоминающее устрой- стВО необхОДимо ОпреД 8 лить, нахОДитсЯ ли В цикле записи блок 7 памяти,В который произошло обращение, и сформироватьсигнал готовности устройства. Состояние блоков 7 памятл опредег,яется сигналами с выходов группы 5 Одновиораторов, которы 8 поступают на информационные входы мультиплексора б, к управлгнощим...

Номер патента: 1667155

Опубликовано: 30.07.1991

Авторы: Корнейчук, Марковский, Маслянчук, Сиала

МПК: G11C 15/00

Метки: ассоциативное, запоминающее, оперативное

...регистра 24, все разряды которого, кроме и-го обнулены. Формируемым в этом случае модифицированным кодом опроса производится опрос соответствующей ячейки блока 12 памяти младших разрядов. Если в этой ячейке записана единица, то процесс стирания на этом завершается, а если нуль, то сигналами с выходов 46 и 39 блока 14 управления производится сдвиг влево соответственно регистра 28 маски младших разрядов и индексного регистра 24 с заполнением нулями освободившихся разрядов, По адресу, определяемому кодом ссылки и модифицированным кодом опроса в блоке 12 памяти записывается нуль, затем по способу, описанному выше инвертируется (и)-ый разряд регистра 3 числа и процесс исключения продолжается по способу, описанному выше, Если в процессе...

Номер патента: 1667156

Опубликовано: 30.07.1991

Авторы: Алексеев, Жучков, Ковалев, Лашкова, Росницкий, Савельев, Торотенков

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...построчного кон) роля поступают для анэли.а В блок аб аружения ошибок 11 (фиг,2).В случае, если В сумме будут с одер)каться одни О и при отсутствии ошибок построчного контроля, не Вырабатывается сигнал корректируемай 14 или неисправимой )шибки 15 Опрос ашгбки фогмируется счетчикам 19 в режиме счгтывэнния В конце прохОждения массива гнфармэции и падэется В блок Обнаружения ащфок 11. При отсутствии ошибок или в .;учае сигнала неиспрэвимсгй ошибки повто,)ое считывание С КООРЕкЦИЕИ ИгфаамаЬ 1 И Не ПРОИ,)ВОЦИТ- ся, Неиспрэв 4 мэя а 1 и 1 О;э бываег Двух Видав; 8 сли кОличестВО едииц В сумме мэссиВВ2 если Отсут"ТВ 1 ют ециницы в сумме и имеется ошибка Осгрочного контроля состояние "1" трипера 261, Два Вида неисправности ОбьеДинягатся В...

Номер патента: 1667158

Опубликовано: 30.07.1991

Автор: Скалабан

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...запись информации, присутствующей на информационных входах контролируемого накопителя 10 в текущую ячейку памяти.Последовательность операций, описанную в предыдущем абзаце, назовем шагом5 10 15 20 25 30 35 40 45 50 55 первого этапа. Далее выполняется определенное число шагов первого этапа. С увеличением числа шагов первого этапа увеличивается достоверность контроля, На первом этапе контроля на элементах памяти блока памяти 1 моделируется генератор псевдослучайной последовательности, описанной полиномом Х"+Х+1.С выходов блока 2 управления на управляющие входы блока памяти 1 поступает сигнал, который переводит контролируемый накопитель в режим чтения. С первого выхода блока памяти 1 на синхровходы триггеров 4 поступает синхраимпульс,...

Номер патента: 1668996

Опубликовано: 07.08.1991

Авторы: Наджар, Накалюжный, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...шаг Ь Удискретизации . У будет больше ЬХ . Еслиже а1, то ЬУЛХ5 Программирование матрицы 3 для реализации прямой функции У=0,4 Х поясняется табл, 1, где указано соответствие междувходами и выходами матрицы (длина входных и выходных слов п=4),10 Программирование матрицы 3 для реализации прямой функции У=092 Х и обратной функции Х=апт 092 У=2 поясняетсятабл, 2, где операнды Х и У представленыдвоичными словами длиной в 5 разрядов.15 Если считать, что с помощью матрицы 3функций 1092 Х воспроизводится с постоянным шагом дискретизации аргумента ЬХ(равным 1), то обратная функция будетиметь переменный шаг дискретизации ар 20 гумента ЛУ . Этот шаг зависит от величиныоперандов АУ=0,5 если 1 У 2;ЬУ=0,25 если 2 У 3;АУ=0,125 если 3 У 4.В общем...

Номер патента: 1670689

Опубликовано: 15.08.1991

Авторы: Гумовский, Куцан, Шершнев

МПК: G06F 13/00

Метки: буферное, запоминающее

...ячейку блока 2 и т,д.Импульс с Вы;ода переноса счетчика 7 через мультиплексор 13 опрокидывает триг гер 14 и подается на выход 10 для запуска цазвертки индикэцион о; О;рибора. В каче с,гве индикационного прибора, например можно применять эл ктронный осцилло граф, информационни Вход ко срого необ ходимо подключить к выходу 6, а вход внешнего запуска рэзцртки к Выходу 10 устройства. Одноврс;менно взвод,11 ся триггер 15, деблокируя сче,ик 8, Мультиплексоры 11-13 перек;ючант;я. Блок 2 тключае 1 ся в режим восгроизведения с частотой, кратной чэс;оте импульсов, поступающих нэ ВХОД 18. Беичицэ кратности устанавливается в ум: ожи 1 еле 22 частоты тэк чтобы при Востроизведении записанных в блок 2 синаов нэ экране индикационного прибора (е...

Номер патента: 1672527

Опубликовано: 23.08.1991

Авторы: Зинин, Маслеников, Чибисов, Юдин

МПК: G11C 19/00

Метки: буферное, запоминающее

...с приходом сигнала Мг на входах 17 устройства нет упомянутого выше фиксированного кода, то на выходе дешифратора 15 формируется сигнал низкого уровня. Поступая на первый вход элемента И 14, он запрещает прохождение сигнала Мг на вход регистра 9. По переднему фронту сигнала Мг триггер 13 по С-входу установится в состояние "0", Возникающий на инверсном выходе триггера перепад сигнала иэ "0" в ")" поступает на вход синхронизации запи.с.и счетчика 7 адреса записи. В счетчик 7 иэ регис)рз В перепись 1 нается начальный ад 1672 2750 55 рес записи обойной группы Запись последующей информации начинается с этого адреса, Этот же перепад сигнала с инверсного выхода триггера 13 поступает на вход формирователя 11 импульсов. На ео прямом выходе...

Номер патента: 1672530

Опубликовано: 23.08.1991

Автор: Турченков

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...12 импульсов,Устройсгво работает следующим образом.В режиме выборки на первом выходе формирователя 12 импульсов устанавливается напряжение положительной полярности, а на втором выходе - отрицательной полярности, причем величина этих напряжений больше максимально допустимых значений входного сигнала. При этом диоды 5 и 7 в режиме выборки всегда закрыты, и конденсатор 9 заряжается через транзистор 10 и диод 6 либо разряжается через транзистор 11 и диод 8 в зависимости от полярности рассогласования между входным и выходным напряжениями устройства, Управление транзисторами 10 и 11 осуществляют ОУ 3 и 4, Заряд конденсатора 9 прекращается при уменьшении рассогласования до величины напряжения смещения нуля ОУ, Требования к ОУ 3 и 4 при...

Номер патента: 1674252

Опубликовано: 30.08.1991

Авторы: Ашихмин, Кондращенко

МПК: G11C 11/00, G11C 29/00

Метки: запоминающее, резервированием

...дефектов. Аналогично, если, например, происходит по заданному адресу обращение к 1-й области столбцов и к 6-й области строк, то возможна однократная ошибка, которая должна бы устраняться за счет переадресации данных от 1-й матрицы в матрицу резервных столбцов, но из-за дефектной строки по этому адресу нужно поместить данные в область, показанную вертикальной штриховкой в матрице резервных строк.Работа ЗУ с резервированием заключается в следующем. Матрицы памяти 1.1-1.0 могут содержать дефектные столбцы, строки либо отдельные ячейки, расположение которых определяется предварительно при технологическом тестировании или тестировании запоминающего устройства операционной системой, Полученная информация используется преобразователем 5 кода...

Номер патента: 1674253

Опубликовано: 30.08.1991

Авторы: Акопян, Григорьян

МПК: G11C 11/00

Метки: запоминающее

...при 1-м частично переключенном состоянии из диапазона изменений Р 1 и фиксированном предельном значении Р, уЪ - фаза входного сигнала возбуждения, составляет Лр(й) = л/2- 0(Лд (Щ=+л/2-0).Сигналы считывания О;(т) с электрода 6 поступают на детектор 8, на выходе которого по положительной полуволне пьезопреобразованных сигналов считывания формируются импульсы сигналов считывания О(й)(фиг.2 б, к и фиг.1). На электроде 6 появляется пьеэопреобразованный сигнал Оф), который совпадает по амплитуде и фазе с аналогичными параметрами сигнала считывания О 1(Мо) с электродов 6 при записи кода числа К. Посредством детектора-формирователя 13 по пьезопреобразованному сигналу Оф) формируются стробирующие импульсы О 1 и Оотг, синхронизованные с...

Номер патента: 1674254

Опубликовано: 30.08.1991

Автор: Акопян

МПК: G11C 11/00

Метки: запоминающее

...синхронизованные с отрицательной полуволной Ов(1) (фиг.2 а, з, и, к). При этом пьезопреобразованный сигнал Оф) с электрода 6 поступает на второй вход ДФС 15, а на первый вход ДФС 15 поступают сигналы возбуждения ПКМ с выхода ГИ 13. На третьем входе ДФС 15 формируются стробирующие импульсы признака поляризации Остз, Идентификация сигналов считывания О(М;) производится путем сравнения О(й) с признаком поляризации Остз (фиг.1 и фиг,2 и, к). Это позволяет выявить сигналы считывания с выходных электродов запоми-. нающих элементов матрицы, подэлектродные области которых имеют отрицательное значение вектора остаточной поляризации Р 1 = -Рг -0 (либо положительное значение Р 1 =, + Рг - 0). Например, сигналы считывания Оо, Оз, Ь на фиг.2 л...