Патенты с меткой «запоминающее»

Номер патента: 1275547

Опубликовано: 07.12.1986

Авторы: Гудым, Майструк

МПК: G11C 21/00

Метки: запоминающее, многоканальное

...сжатойкопии задерживаемого сигнала, то вкаждой циркуляции будет считыватьсяотсчет, задержанный относительно входного на время Т = (М + 1) С . Приэтом восстанавлйвается временноймасштаб сигнала, а весь сигнал задерживается на время ь. (Ы+ 1) й (фиг.2 д) .В пределах каждой циркуляции возможны считывание ш, но не более К отсчетов входного сигнала и получение в,результате ш копий сигналов, каждыйиз которых имеет свою заданную величину задержки. Для формирования Мвыходов сигналов, задержанных на разрое время, используется блок 7 управляющей памяти. Этот блок прогрвммируется так, что при поступлении нвего входы чисел от 1 до Н в параллель.ном двоичной коде на его выходе формируется нулевой потенциал зв исключением заданных М чисел, Эти...

Номер патента: 1277208

Опубликовано: 15.12.1986

Авторы: Березин, Лапшинский, Онищенко

МПК: G11C 11/00

Метки: запоминающее

...питания подключены один из усилителей 3 и один из разрядных дешифраторов 4. В режи-. ме считывания все усилители 3, кроме одного, отключены от источника питания и на их выходах присутствуют нулевые сигналы. Поэтому с выхода усилителя 3, подключенного к источнику питания, данные считываются через элемент ИЛИ 11 на выходе 17 одноразрядного считывания. В режиме записи на шине 13 присутствует единичный 25 30 35 40 45 50 55 сигнал, Данные поступают через вход15 одноразрядной записи устройствачерез элемент И 7 на вторые входывсех элементов 2 ИПИ - И 10, Но воспринимаются записываемые данные лишь свыхода одного из элементов 2 ИЛИ-И 10,соединенного с входом усилителя 3,подключенного к источнику питания,Таким образом, в случае...

Номер патента: 1277210

Опубликовано: 15.12.1986

Авторы: Земсков, Филиппов, Шаповалов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

..."Нет блокировки" и единичныйсигнал триггера 16, Чтение или записьчисла в элементы 2 каждой строки производится через элементы И 5 и 6 соответственно при наличии сигналов нашицах 21 или 22. При этом в режимечтения число параллельным кодом изтриггеров 3 поступает на шины 23через элемент И 5, В режиме "Запись"ця эти шины подается записываемоечисло, которое поступает на входтриггера 3, Для обеспечения записив триггер ца его вход С через элемент И 6 поступает сигнал "Запись"по шчце 22 при условии отсутствиясигнала "Маска" ня входе элементаИ 6,При окончании операции записиили чтения в выбранную строку триггер 16 сбрасывается в "0" через элемент ИЛИ-НЕ 15, При этом прекращается выдача блокирующего сигнала с логического блока 7 этой строки...

Номер патента: 1277211

Опубликовано: 15.12.1986

Авторы: Грозовский, Корнейчук, Марковский, Яблуновский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...5. Для тех слов, где значение какого-либо разряда совпадает12772 Выходной. сигналформирователя 6 в К - ом такте Содержимоетриггера 35 Сигналы на выходах элементов НЕРАВНОЗНАЧНОСТЬ 4и 5 в К-омтакте В К+1 -омтакте в К-омтакте 0 0 0300 01 (10) 0 0 0 35 01(10) 40 со значением соответствующего разряда признака опроса, на выходах соответствующих элементов НЕРАВНОЗНАЧНОСТЬ 4 или 5 формируются сигналы нулевого уровня, которые поступают 5 на входы соответствующих формирователей 6, каждый из которых работает в соответствии с таблицей. Задержка сигнала в формирователе 6 должна быть равна;задержке сигнала при1 О сдвиге в строке матрицы 7, Сигнал, поступающий на входы формирователей 6 с выхода 21, обеспечивает совмещение во времени работы...

Номер патента: 1277212

Опубликовано: 15.12.1986

Автор: Водеников

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...Ом - 1 кОм. Сопротивление резистора 9 выбирается равным сопротивлению нагрузки устройства. Для перевода устройства врежим хранения на вход 13 подаетсяуровень "О", при этом ключи 2,4,6 5 замыкаются а ключи 53 и 7 размыкаются, При замыкании ключа 4 операционный усилитель 1 становится повторителем напряжения. У операционногоусилителя 2 отрицательная обратнаясвязь замыкается через ключи 6 и 8,при этом на выходе 15 устанавливается напряжение, которое было на резисторе 9 до перехода в режим хранения.Так как обратная связь в операционном усилителе 2 подключена непосредственно с выхода 15 через ключ 8, .поэтому сопротивление открытого ключаи его температурные и временные изменения не вносят дополнительной погрешности.Выходное сопротивление...

Номер патента: 1277213

Опубликовано: 15.12.1986

Авторы: Бондарович, Корниенко, Сержанович, Силин, Супрун, Хоменя

МПК: G11C 19/00

Метки: буферное, запоминающее, многоканальное

...либо когда магистраль 34 (35,36, налов подаются сигналы, по которым37) данных предоставляется в распоря- указанная информация поступает нажение внешних (по отношению к дан группы выходов регистров 1 и 3 соотному) устройств для обмена информа- . ветственно. Состояние сигналов нации.управляющих входах 42,43,46 и 47Кодыбезразлично, на управляющие входыоды управления блоком 5 (6,78), ,45 48 и 50 с8 и 50 устройства подаются сигпоступающие на его первый, второй иналы низкого уровня, на управляющиетретий управляющие входы повторите- ЗО влей 25 26 33 (27 28 входы 44 и 49 сигн "ы высокогои , и 33), (29,30уровня, обеспечивающие передачу информации с группы выходов регистра 1ме указаны на дешифраторе 56 (фиг.4), на группу выходов...

Номер патента: 1277215

Опубликовано: 15.12.1986

Авторы: Горбенко, Горшков, Николаев

МПК: G11C 29/00

Метки: запоминающее, обнаружением, ошибок

...считывания массива информации в каждом такте обращения число,соответствующее заданному адресу, 1277215извлекается из накопителя 1, поступает на выход устройства и через регистр, 3, элементы ИЛИ группы 6 - на сумматор 7, а через коммутатор 20 - на счетные входы триггеров поля 25 выбранного регистра 22. Одновременно код адреса подается через коммутатор 20 на счетные входы триггеров поля 24 регистра 22 и на сумматор 8.Сумматоры 7 и 8, как и при записи, вырабатывают биты четности адреса и считываемого слова, объединяемые сумматором 9 в результирующий бит, При этом на вход 29 устройства подается нулевой сигнал . Результирующий бит через элемент И 10 поступает на вход счетчика 15, который при "считывании работает как вычитающий.После...

Номер патента: 1277216

Опубликовано: 15.12.1986

Авторы: Дрозд, Лацин, Лебедь, Минченко, Полин

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...24 контрольных выходах устройства и поцают их, а также код К с выхода коммутатора 8 на вход 26 индикации. Блок индикации высвечивает состояния сигналов контрвля и про.верки к-го разряда блока 1 памяти, а также код К при единичном значении сигнала контроля (сигналы контроля и проверки имеют единичное значение при наличии ошибки) .Задание кода К посредством блока 5 (в соответствуюшем режиме) позволяет определить значения сигнала проверки для всех интересующих пользователя разрядов К блока 1 памяти (при многократном повторении псевдослучайной последовательности), проанализировать вид сигналов проверки и контроля, подключая осциллограф к второму 24 и первому 23 контрольным выходам устройства, увидеть наличие ошибки регистрируемой...

Номер патента: 1278976

Опубликовано: 23.12.1986

Авторы: Емелин, Изиков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...опроса прц НО 51 ске информации, так как лва эти режима работы АЗУ считаются вззимоисключзюцсими. Во время записи зссоццаивцыи признак, тег цепочки и адрес признака ме 1 як 15 свои значения после каждого такта записи, причем признаки, Отцос 51 щиеся к ОднОЙ состзвнОЙ ячейке, должны записываться в соседние блоки 2, другими словами адрес признака должен меняться путе 1 увеличения его ца 1. Адрес основной информации и сама информация измениот свое значение только после записи послелнегс признака в цепочке.Запись информации в АЗУ происходит следу 1 ощим Образом.Алрсс признака поступает на Вход 11 устройства (отметим, что в режиме Запись выход элементов И 5 с тремя состояниями Отключец от входа 11). Далее адрес признака поступает на вход...

Номер патента: 1278977

Опубликовано: 23.12.1986

Авторы: Корнейчук, Марковский, Сидоренко, Чернов

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...не больше поисковой части аргумента, а на выходе 29 - для последуюших блоков 3. Потенциалы с выходов блоков 3 поступают на входы соответствуюших элементов И 4 так, что на выходе любого элемента И 4 единичный сигнал будет сформирован только в том случае, если поисковая часть аргумента поиска лежит в интервале между значениями поисковых частей слов, хранящихся в одноименном и последующем регистрах 2. Сигналы с выходов элементов И 4, выхода 29 блока 31 и выхода 28 блока Ззаписываются в соответствуюшие разряды регистра 5. Очевидно, что в единичном состоянии окажется только один разряд регистра 5, причем его позиция в совокупности разрядов с первого по и-й будет указывать номер слова, ближайшего большего к аргументу поиска, а в совокупности...

Номер патента: 1278978

Опубликовано: 23.12.1986

Авторы: Лихацкий, Филатов, Шубин

МПК: G11C 17/00

Метки: запоминающее, информации, перезаписью, постоянное

...8, заряжается одна выбранная строка 7. вторую группу адресных шин 21 (прямых и инверсных), управляющие шины 22 и 23.Устройство работает следующим образом.В невыбранном режиме (режиме хранения) на шины 16 поступает потенциал логической единицы, на прямую и дополнительную к ней шины 21 кода младшего разряда адреса 21, образующие первую группу адресных шин, подают потенциал логического нуля (или логической единицы), на 10 шину 13 записи в режиме считывания ихранения поступает потенциал, уровень которого ниже напряжения, необходимого для записи информации, и по крайней мере равный напряжению питания устройства.15На шинах 15, 20, 22 и 23 устанавливаетсянизкий уровень напряжения, в результате блоки 12 отключены от шины 13. Состояния...

Номер патента: 1278979

Опубликовано: 23.12.1986

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...цз втором выходе 4 управления устройства К)является высокий уровень сигнала, свиете.,ьствую)ций о том, что устройство выполняет оцерзцио чтения блока данных, Следут отплыть. по в это время устройство способно удовлетворять и запросы ца запись дзцных. Дно)зре,)енно с этим по переднему фронту сигнала нз выходе трипера 12 через открытый Второй элсмент И 21 одновибратор 22 формирует сигнал, который воздейству(т цз вторыс входы элементов И-ИЛИ 26 и но;(клю)з(т к адрегцым входам цакопите 1 я 25 Выходные сг:злы счетчика 5 адрес:1 чт(1 я. Осз)ш(твляется чтение данных из цзкоит;ля 25 цо адресу, сформированному цз (;е 1 к 5 11,(реса чтения ца ньходньс нформзционнь)с выходы 3 устройства. По перел(е 1) )Оц, сигнала на выходс окцовиопзтопз 22 зз...

Номер патента: 1278980

Опубликовано: 23.12.1986

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...опрос состояния одного из своих входов. Если на соответствующем входе есть сигнал-условие, то элемент ИСКЛЮЧА 10 ЩЕЕ ИЛИ изменяет значение младшего разряда адреса следующей микрокоманды. Блок 7 управления может быть также выполнен любым другим образом, реализующим алгоритм, приведенный на фиг. 4, - например, микропрограммный автомат.При записи блок 1 памяти объема информации, соответствующего определен ной ранее длине блока, на выходе переполнения счетчика 5 появляется сигнал, поступаюгций в блок 7 управления на один из входов мультиплексора 50. Блок 7 управления формирует сигнал, который через элемент ИЛИ 22 поступает на вход счет чика 5, осуществляя запись в него значения длины блока из регистра 31. Если блок 2 памяти свободен...

Номер патента: 1278981

Опубликовано: 23.12.1986

Авторы: Белоус, Зубцовский, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...информации. Источник прекраает вьдачу информации на запись в БЗУ, блок 1 памяти устанавливается в режим чтения, и приемник считывает первое слово информации. Приняв первое слово информации, приемник формирует сигнал, который поступает на второй управляющий вход 15 устройства, через элемент ИЛИ 7 на счетный вход первого счетчика 4 адреса и уменьшает его содержимое на единицу, поступает на первый триггер 8 и устанавливает его, а также на первый вход элемента И 6, второй вход которого соединен с выходом блока 5 котполя, сигнал на выходе которого формируется в случае обнаружения ошибки при считывании информации из БЗУ и устанавливает триггер 9 при появлении сигнала на входе 15.При считывании последнего слова из памяти на управляюнкм вь;ходе...

Номер патента: 1278983

Опубликовано: 23.12.1986

Авторы: Ищенко, Селигей

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией, постоянное

...упрощение устройства.На чертеже представлена структурная схема постоянного запоминающего устройства с коррекцией информации.Постоянное запоминающее устройство с коррекцией информации содержит регистры 1 первой группы, группу блоков 2 сравнения, адресные входы 3 устройства, вторую группу регистров 4, элементы И-НЕ 5, формирователи 6 четности, Выходы 7 блока памяти, выходы 8 устройства, блок 9 постоянной памяти.Постоянное запоминаощее устройство с коррекцией информации работает следующим образом.Б регистре .1 устанавливасгся адрес первой исправляемой ячейки ПЗУ, а в разрядах регистра 4.1, соответствуюц;их дсф(ктным разрядам этой ячейки, записывают лог. О. Г 1 ри обращении к ПЗУ 9 пс этому адресу ца выходе блока 2.1 сравнения оудег сигнал...

Номер патента: 1278984

Опубликовано: 23.12.1986

Авторы: Жуков, Хавкин

МПК: G11C 29/00

Метки: запоминающее, резервированное

...рассмотренным алго ритмом работы блока управления. Считанная из накопителя 1 информация через шину 22 выходных данных поступает на пер. вый, второй и третий входы каждого блока 21 коммутации выходных данных, на управляющие входы каждого из которых поступают управляющие сигналы от дешифратора 25, аналогично тому, как это было описано при объяснении принципа действия блоков 19 коммутации входных данных. Подсоединение входов блока 21 коммутации выходных данных к шине 22 выходных данных также полностью идентично рассмотрен;ному для блоков 19 коммутации входных данных. Поэтому при считывании информации из одноименных адресов первой. второи регистра 3 поступает на входы формирователя 44 и через элементы НЕ 28 на один из входов элемента И...

Номер патента: 1280453

Опубликовано: 30.12.1986

Авторы: Мыскин, Страхов, Торгашев, Чугунов

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее, многоканальное

...9, 10 и 11 В регистровую оперативную память загружаются номер страницы, адрес первого слова в странице и число слов в странице, которые поступают через регистр 2 входной информации, через регистры 5-7, сумматоры 12 и 13 в соответствии с управляющими сигналами канала на выходах 20, 21 и 22 регистра 14, а также в соответствии с кодом адреса, поступающим иэ канала чет.е. должно выполня;ься соотношение 2 ъ Я,где И - число каналов,К - число разрядов адреса блоков 9, 10 и 11.Устройство работает следующим образом,Рассмотрим работу одного канала,так как остальные работают аналогично.С приходом сигнала обращения от канала дешифратора 16 приоритетов выбирается направление соответствующего канала в регистрах 2, 14 и 15. На входы регистра 14...

Номер патента: 1280454

Опубликовано: 30.12.1986

Авторы: Багрецов, Виноградов, Кирилюк, Козлов, Тарасов, Филимонов

МПК: G11C 11/00

Метки: запоминающее

...В обоих случаях сдвиг продолжается до тех пор, пока в старших разрядах регистра 20 не окажется число с нулевым адресом (таким числом является 11101), 35 Так как такое же число хранится в регистре 23, то на выходе блока 21 сравнения появляется единичный сиг-.нал, а на выходе инвертора 17 - соответственно код нуля.40Совпадение старших разрядов информации, поступающих с первого выхода регистра 20, свидетельствует о том, что сжатая двоичная информация возвращена в начальное состояние. Кроме 45 того, можно утверждать, что и старших разрядов регистра 20 переписаны правильно, Проверка остальных разрядов (младших) регистра 20 на совпа.дение осуществляется с помощью ре гистра 24 и блока 22 сравнения. Единичный сигнал с выхода блока 21 сравнения...

Номер патента: 1280455

Опубликовано: 30.12.1986

Авторы: Жучков, Изюмов, Рогинский, Росницкий, Савельев, Соколова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...сравнения 3 поступает разрешающий потенциал, на второй вход элемента 5 И поступает управляющий сигнал с блока 6. На выходе элемента 5 И по. является сигнал, который подается на вторые входы регистра 2 и третий вход дешифратора 4, За счет этого н регистр текущего адреса 2 записывается новый код адреса и происходит дешифрация старших разрядов кода адреса в дешифраторе 4, после чего запускается группа одновибраторов 16 и группа ключей импульсного питания 18, На одни входы накопителя 17 поступает ,код выбранной ячейки с дешифратора 4, а на другие входы накопителя 17 подаются импульсы напряжения питания с группы ключей импульсного питания 18.Происходит обращение ко всем ячейкам накопителя 17 и считывание иэ них информации, Чтобы не...

Номер патента: 1280456

Опубликовано: 30.12.1986

Автор: Ланцов

МПК: G11C 19/00

Метки: буферное, запоминающее

...него данных и программу их обработки, В соответствии с программой вывода на выходах 32, и 32 формируется выходной кадр информации.Работа устройства в режиме записи.Приемом входного кадра информации управляет блок 21. Состояние блока 21 определяется сигналом Т на входе 27, характеризующим незанятость входа 25, первым разрядом М маркера, поступающим по входу 25 на вход элемента И-НЕ 85 (фиг.3), меткой Х последнего звена маршрута, поступающей на вход элемента И-НЕ 81,признаком, поступающим на вход дешифратора 87 со входа 25,и совпадением адреса, поступающего на вход блока 77, с адресом на входе 28. При совпадении этих адресов и при появлении общего признака установки связи Т М,Х=1 на выходе элемента И-НЕ 81 вырабатывается состояние "0",...

Номер патента: 1280457

Опубликовано: 30.12.1986

Авторы: Веселовский, Гриц

МПК: G11C 19/00

Метки: буферное, запоминающее

...3 слово поступает на входы24 в сопровождении сигнала "ЗаявкаЗАГР" на входе 28 и адреса ячейкипамяти 2 и 3 "Адрес ЗАГР" на входах23. Сигнал "Заявка ЗАГР" проходит через элемент И-ИЛИ 41 и устанавливаеттриггер 44 в состояние, разрешающееформирование сигнала выбора блоков2 и 3 памяти (РВ 2 на один из выходов(35) блока 18 управления режимом). 35Одновременно на выходе 37 блока 18,к которому подключен выход триггера40, появляется сигнал "Зап/Чт 2", разрешающий запись в ячейки памяти блоков 2 и 3. В режиме загрузки загружаются также регистр 8 смещения постолбцам и регистр 9 смещения построкам. Загрузка регистров 8 и 9осуществляется путем подачи на информационные входы этих регистров кодов 45смещения по столбцам и строкам повходам 22 и сигнала...

Номер патента: 1280458

Опубликовано: 30.12.1986

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...выдаче передатчиком информационного слова сигнал сопровождения по входу 6 через элемент 21 И-НЕ сбрасывает в нулевое состояние триггер 17 и устанавлив 3 12804 ет в единичное состояние триггер 18.Задержанный на элементе 24 задержки повторный сигнал сопровождения спрашивает элемент 20 И. В случае правильного информационного слова триггер 17 не устанавливается в единичное состояние, а само слово записывается в блок 1 памяти аналогично описанному, Если и повторное информационное слово имеет неправильную 10 четность, вновь устанавливается триггер 17 в единичное состояние и на выходе 13 управления появляется запрос повторной записи, Сигнал сопровождения очередного повторения ин формационного слова через элемент 21 И-НЕ устанавливает в...

Номер патента: 1282141

Опубликовано: 07.01.1987

Авторы: Антонов, Гальпер

МПК: G06F 13/00

Метки: буферное, запоминающее

...работает следующим образом.Записываемая информация в виде параллельного кода поступает на входы всех регистров 1. При появлении импульса на входе Запись устройства происходит подключение выходов счетчика 5 через коммутатор 7 к входам дешифратора 4, который подает разрешающий потенциал на соответствующий блок 3. Происходит запись входного слова в соответствующий регистр 1, маркерный разряд которого устанавливается в "1".Появление импульса на входе Считывание" устройства свидетельствует о том, что произошел съем информации с коммутатора 2 и необходимо извлечь информацию из следующего регистра 1, Этот импульс, пройдя через элемент ИЛИ 8 и соответствующий блок 3, запишет 0" в маркерный разряд соответствующего регистра 1. Этот "0" через...

Номер патента: 1282219

Опубликовано: 07.01.1987

Автор: Добулевич

МПК: G11C 11/40

Метки: запоминающее, программируемое

...ла разрешения записи) . При этом информация, поданная на входы устройства, записывается в запоминающиечасти ЗЧ; первых ячеек 3 Х 2;, каж 1дой строки. Одновременно происходитсдвиг информации вправо на 1 разрядвдоль каждой строки ячеек матрицы Ив каждой горизонтальной сдвиговойструктуре. После шести тактов записи настроечная информация в матрице И полностью обновляется.Принимаем следующее кодированиережимов работы логической части матрицы И. "00 - режим выдачи логического нуля на выход ЛЧ (на шину 2 17)"01" режим логической связи шиныХ; и 2, "10" - режим логической связи шины Х; и 2, "11" - режим выдачи логической единицы на выход логической части (на шину 2 11) ЛЧ ячей 1,1ки Х 2,Если нижнюю строку ячеек матрицы И Х 2 г (3 = 1, 2, 3)...

Номер патента: 1282220

Опубликовано: 07.01.1987

Авторы: Блохин, Жидков, Илюшин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...равенстве емкостейконденсаторов 4 и 3 равен единице.Однако сигнал на выходе усилителя 1,ЗОс точностью до знака повторяя входной сигнал, остается сдвинутым относительно него на величину, равнуюзначению сигнала в момент размыкания ключа 5, Это происходит за счеттого, что в момент замыкания ключа5 коэффициент усиления усилителяравен нулю, т,е. выходное напряжениев этот момент равен нулю. Следовательно, при переходе к режиму хранения на выходе усилителя 1 появляется сигнал, в точности повторяющийвходной сигнал, но без постояннойсоставляющей. Входной сигнал и вы,сходной сигнал с выхода усилителя 1подается на соответствующие входы сумматора 2. Выходной сигнал сумматора 2 является выходным сигналом всего устройства.Использование сумматора 2 и...

Номер патента: 1283850

Опубликовано: 15.01.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00, G11C 7/00

Метки: буферное, запоминающее

...установки триггеры 22 и 23 и счетчик 26 устанавливается через элемент ИЛИ 21 в нулевое состояние. Первый же запрос на запись по входу 7 управления устройства через открытый элемент И 25 установит триггер 22 в единичное состояние, тем самым разрешается прохождение через элемент И 24 на счетчик 26 импульссв с генератора 28, Иа дешнфраторе 27 выделяется состояние счетчика 26, определяющее допустимую задержку информации в блоке 1 памяти. Выходной сигнал дешифратора 27 устанавливает в единич12838 20 25 30 35 3ное состояние триггер 23, сигнал с прямого выхода которого поступит на дополнительный вход элемента ИЛИ 11 и на первом выходе 15 управления устройства сформируется запрос за чтением информации. Если же до момента появления сигнала...

Номер патента: 1283854

Опубликовано: 15.01.1987

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, оперативное

...от внешнего источника, а стоки транзисторов триггера12 соединены через транзистор 11, от-Окрытый сигналом по входу 10, и разряжены до напряжения, близкого к пороговому.При обращении к устройству возбуждаются одна из адресных шин 2 и один 5из входов 9. Далее в режиме считывания одна из разрядных шин 3 в каждомстолбце матрицы разряжается черезсоответствующую ячейку 1 памяти, а разрядная шина 3 блока 6 ключей разряжается через один из ключей, соединенныи с возбужденной адресной шиной 2. Разряд шины 3 блока 6 (времяразряда регулируется параметрами ключей блока 6) происходит значительнобыстрее разряда шин 3 накопителя.По окончании разряда шина 3 блока 6формирователь 7 импульсов вырабатывает короткий управляющий сигнал, отпирающий...

Номер патента: 1283857

Опубликовано: 15.01.1987

Авторы: Галимова, Ковинько, Козлова, Сидоренко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в него введены дополнительный счетчик, второй триггер,блок сравнения и одновибратор, входкоторого соединен с выходом блокасравнения, выход одновибратора соединен со вторым входом первого триггера, с первым входом второго триггера,с третьим входом основного счетчикаи с первым входом дополнительногосчетчика, выходы счетчиков соединенысо входами блока сравнения, второйвход второго триггера соединен с первым входом первого триггера, выходвторого триггера соединен со вторымвходом дополнительного счетчика, третий вход которого соединен с выходомгенератора тактовых импульсов,Изобретение относится к областивычислительной техники, в частностик запоминающим устройствам, и можетбыть использовано в устройствах автоматики для хранения аналоговой...

Номер патента: 1283860

Опубликовано: 15.01.1987

Авторы: Гордынец, Урбанович

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...находится в одном итом же состоянии независимо от записываемой в него информации, Этот единичный сигнал спросит соответствующее слово в накопителе 34, в результате чего на входы 7 регистра 6 поступит для записи признак единичной ошибки отказавшего разряда, Одновременно, поскольку на выходах 27 блока 33 присутствует ненулевой признак единичной ошибки в инверсном считываемом слове (ошибка из-за слоя элемента памяти), на выходе 1 Д блока 28 появится нулевой сигнал, который, проходя через элемент НЕ 15, установит на выходе 22 элемента И 14 единичный сигнал (так как на выходе триггера 8 присутствует единичный сигнал). Этот сигнал разрешит запись признака единичной ошибки отказавшего разряда иэ накопителя 34 в регистр б, Кроме того, поскольку...

Номер патента: 1283861

Опубликовано: 15.01.1987

Авторы: Алексеев, Безручко, Жигалов, Фаткулин, Цепляев

МПК: G11C 29/00

Метки: запоминающее, информации, коррекцией

...дефектных разрядов поступают на соответствующие управляющие входы мультиплексоров 1 О. При этом выходы, соответствующие кодам дефектных разрядов, регистра 6 подключаются через мультиплексоры 10 ко входам соответствующих корректирующих разрядов основного накопителя 3. Таким образом, информация разрядов, требующих корректировки, записывается в корректирующие разряды того же слова.Считывание числа из накопителя 3 в регистр 6 числа,Если адрес, по которому считывается слово, не записан в накопителе 4, те, по этому адресу ни один элемент накопителя 3 не является дефектным, то на всех инверсных выходах дешифраторов 11 установлены единицы.При этом информация с информационныхразрядов накопителя 3 проходит через элементы И 7, элементы ИЛИ 9...