Патенты с меткой «запоминающее»

Номер патента: 1226530

Опубликовано: 23.04.1986

Автор: Невский

МПК: G06F 13/00

Метки: буферное, запоминающее

...регистра через элементы И 10 на выход устройства. В то же время этот импульс устанавливает в "1" триггер 17. Если при этом отсутствует импульс записи на шине записи, то на выходе элемента НЕ 23 присутствует логическая "1" и при совпадении положительных перепадов на входах элемента И 19 на выходе одновибратора 22 появляется импульс, который устанавливает в "1" инверсный выход триггера 15, разрешая прохождение потенциала "Несовпадение" на вход одновибратора 14, и производит считывание второго информационного слова из накопителя в выходной регистр. Импульс с одновибратора 14 производит также сброс триггера 17, увеличение содержимого счетчика 7 на единицу, уменьшение на "1" содержимого реверсивного счетчика 27 и блокировку элемента И...

Номер патента: 1226534

Опубликовано: 23.04.1986

Авторы: Акопов, Чахоян

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...диагностирования, В режиме диагностирования выполняются три цикла чтенияУсогласно временной диаграмме, приведенной на фиг.2, При этом сигналына выходах 15 и 16 контролируются вмоменты, показанные на фиг,2,В первом цикле чтения, как обычно, выполняется сброс регистра 3 в нулевое состояние сигналом на входе 18, после чего на вход 14 поступает сигнал блокировки (уровень логического "О") выполняющий блокировку сброса регистра 3 и блокировку выборки накопителя 5. Поэтому при приеме информации в регистр 3 в него записываются все единицы, установленные на выходах накопителя 5, к которому в данный момент нет обращения, Далее анализируется сигнал на выходе 16 элемента И б. Если уровень сигнала равен "О" (признак ошибки), то выполняется...

Номер патента: 1226536

Опубликовано: 23.04.1986

Авторы: Дерикот, Дичка, Корнейчук, Палкин, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...4 (табл.1).)Таблица 1 Позиция Многочлены от ж Локаторыкода (элементы поля) в, предст. дес.предст. 0001 0010 0100 1000 0011 0110 1100 1011 0101 1010 0111 11101 1101 г (1 Мф =О 1 М. "-Ы 1,вз, г 12 О =О +Ы, =К+1б 10 10 и Ь г 12 0 фК 0 +ОЧК =0 +К 1к1% 13 14 1001 15 ления " на неприводимый многочлен+ М +1, а многочленам от ж однозначй Представление элемента М" в виде многочлена отравно остатку от де 3 1226536 бстеПени а . Это представление уста- да будет совпадать со степенью ю навливает такое соответствие между (нумерация позиций начинается с 1). разрядами слова и локаторами, при Если и =2 -1=15, то проверочная котором уменьшенный на 1 номер развя- матрица представляется в виде1226536 12 10 Синдром старшие разряды В В, - Вмладшие...

Номер патента: 1228146

Опубликовано: 30.04.1986

Авторы: Андрианова, Гаранин, Гринштейн, Крупко

МПК: G11C 11/00

Метки: запоминающее, контроллера, программируемого

...6и выходным коммутатором 5 данных с целью выбора только необходимых кристаллов в блоке 1 памяти и коммутации на младший разряд блока 7 двунаправленных ключей требуемого бита иэ байта. Три старших разряда адреса, поступающего на блок 1 памяти, в этом случае фиксированы, т,е. битовый доступ возможен только к.части всего массива памяти. Число адресуемых бит определяется разрядностью, адресной шины. При байтовом обращении на коммутатор 5 данных и дешиф" ратор 6 поступает с коммутатора 3 адреса фиксированный код для обеспечения коммутации на блок 7 байта полностью. Число адресуемых байт, таким образом, также определяется разрядностью адресной шины 8.Таким образом организуется работа ЗУ на двунаправленную шину 11 данных в асинхронных...

Номер патента: 1228147

Опубликовано: 30.04.1986

Авторы: Беккер, Киселев, Маслов, Соломатин

МПК: G11C 15/00

Метки: запоминающее, многоканальное

...включено или "Декорреляционное преобразование выключено", т.е. в состояния "Включено" или "Выключено". В состояние "Включено" декоррелятор 3, переводится в том случае, когда записываемая информация предназначена для использования только в данном -ом канале (процессы не показаны ) или только 1.-м процессом, В состояние "Выключено" декоррелятор 3, переводится в том случае, когда записывается информация предназначена для обмена между каналами (или между процессорами).Декоррелятор 3; в состоянии "Включено" псевдослучайно преобразовывает набор сигналов, поступающих с выходов декоррелятора 2; в новый набор, так что оба набора являются 5 10 15 20 25 30 35 40 45 некоррелированными. Декорреляторы 31, входящие в состав разных каналов,...

Номер патента: 1228148

Опубликовано: 30.04.1986

Авторы: Александров, Дубасов, Кренделев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...входное напряжение устройства за счет охвата интегратора 3 глубокой отрицательной обратной связью через операционный усилитель 1. При этом в установившемся режиме, когда ЗО напряжение на выходе инвертирующего интегратора 3 близко к напряжению на входе устройства, а напряжение на выходе операционного усилителя 1 близко к нулю, диоды 6 и 7 закрыты, посколь- З 5 ку у соединенных последовательно с этими диодами транзисторов 9 и 8 напряжение между базой и эмиттером близко к нулю, В результате в режиме выборки диоды 6, 7 и транзисторы 40 9, 8 не проводят ток и не влияют на .точность устройства. При переходе устройства в режим хранения ключ 2 размыкается и на интеграторе 3 запоминается входное напряжение устройст ва в момент размыкания ключа 2....

Номер патента: 1229825

Опубликовано: 07.05.1986

Авторы: Глыбовский, Телегина, Федосеев, Чулков

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выходнымнапряжением устройства уровня входного напряжения компаратор 7 срабатывает, при этом на его прямом выходеустанавливается логический "О", ана инверсном - логическая "1".По положительному фронту импульсана инверсном выходе компаратора врегистре сдвига 9 происходит сдвигинформацииф в младший разряд. записываемся логический "О", так как егоинформационный вход подключен к уровню логического "О" (нулевому потен циалу), а во втором и третьем разрядах сохраняется логическая "1". Это обуславливает включение двух генераторов 3 тока разряда, соединенных с сохранившими единичное содержание разрядами регистра 9 сдвига. Суммарный ток разряда в К раз меньше суммарного тока заряда на первом этапе. Переключение с режима заряда на режим разряда...

Номер патента: 1229826

Опубликовано: 07.05.1986

Автор: Гринштейн

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем

...синхросигнала генератора 12 (состояние счетчика изменяется по переднему фронту синхроимпульса). В течение первых четырех тактов осуществляется операция "Чтение", в течение вторых - "Запись". Внутрь каждой четырехтактной операции вложен двухтактный сигнал РВ (обеспечивается сум- Гматором 4 по модулю два), который принимает активный уровень при неизменных остальных сигналах, поданных на блок 1 оперативной памяти (тем самым достигается корректная временная диаграмма). Проход адресного пространства осуществляется при неизменных входных данных, после чего они изменяются и начинается новый проход и т,д.Подобная последовательность операций характерна для теста "Марш" при полном переборе входных данных. Поскольку при подаче питания ячейки...

Номер патента: 1231537

Опубликовано: 15.05.1986

Автор: Рохтла

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...на вход ключа 4 537 2(ключ 4 замыкается), и к сигналу на конденсаторе 2 добавляется положительный потенциал й 11, (фиг. За). Если напряжение на конденсаторе 2 за временной интервал, пропорциональный запоминаемому сигналу, увеличивается (фиг. Зв), то преобразователь 5 вьдает непосредственно до начала следующего временного интервала нормированный импульс (фиг. Зб), который подается на вход ключа 4 (ключ 4 замыкается), и к сигналу на конденсаторе 2 добавляется отрицательный потенциал 611 (фиг. Зг). Если напряжение на конденсаторе 2 за временной интервал, пропорциональный запоминаемому сигналу, остается неизменным, то к напряжению на конденсаторе 2 потенциал не добавляется.Технико-экономическая эффективность изобретения заключается в...

Номер патента: 1233212

Опубликовано: 23.05.1986

Авторы: Великая, Волощук, Дрозд, Клименко, Полин

МПК: G11B 21/00

Метки: запоминающее

...кото 1:огс первый и второй входы окязььвяются подключенными соответственнок второму и перэому его выхоцям,Указанное переключение коммутатора 2 обеспечивает поступление няинформационный вход второго блока 7памяти последовательности я,я ,аа до момента времении в . оследовя -" ельцости Ь,ЬЬ,Ь , считанной свыходя регистра 11 после момента 1Второй блок 7 пямяти, работающийяняло ично первому блоку 6 памяти,зяцерживяет поступающую ця его иц -формационцый вход последовательностьня,ь:=4 такта, которая далее принимается в регистр 8 (по сигналу ПрРу)и с его выходя поступает на второйвход регистра 12,Через второй выход коммутатора2 на первый вход регистра 12 посту -пяют последовательность чисел яя,яяя. (до момента времени 1,)и Ь;,Ь 6,Ь.ьЬВ (после...

Номер патента: 1233213

Опубликовано: 23.05.1986

Автор: Кудреватых

МПК: G11C 11/00

Метки: динамическое, запоминающее, оперативное

...Средняя точка этойРС-цепи подключена, кроме тога, кколлектору ключевого транзистора 12,эмиттер которого подключен к общемупроводу, а база через ограничительный резистор 13 - к выходу элемента2 ИЛИ-НЕ 4.Б качестве элемента 2 ИПИ-НЕ 4,триггера 6, счетчика 8, генератора5 могут быть использованы логические элементы интегральных микросхем,например, 564 серии. Электронныйключ 3 легко реализуется на ключахтой же серии, например 564 КТЗ, В качестве таймера 7 может использоватьсяинтегральный таймер КР 1006 ВИ 1 илион может быть реализован с использованием дискретных элементов и компаратора напряжения, например, 52 СЛЗ.У"тройство работает следующим образом. При частоте обращения, удовлетворяющей условию регенерации, т,е. пе 25При остановке...

Номер патента: 1233215

Опубликовано: 23.05.1986

Автор: Свищ

МПК: G11C 11/42

Метки: запоминающее, оптическое

...входов элементов вывода световодов.Таким образом, осуществляется зайись изображения (картины информа ции) в любую матрицу модуляторов, выбранную дешифратором записи изображений,.При записи информации в столбец матрицы дешифратором 3 записи изоб ражения выбираются модуляторы 9 т.е. подается управляющий сигнал напервые элементы вывода.1-го яруса информационных световодов 14,+14. С блока управления через дешифратор 5 записи столбцов подается управляющий сигнал на элементы управления пропусканием светового потока выбранного столбца информационных световодов 14.Поскольку возбуждены элементы ввода лишь одного столбца информационных световодов 14, то информация черездешифратор 6 считывания столбцов поступает по световодам 14 ц выбранного...

Номер патента: 1233216

Опубликовано: 23.05.1986

Авторы: Иванов, Малевич, Пранович, Свинтилов

МПК: G11C 21/00

Метки: динамическое, запоминающее

...3.,1:При этом ца каждом периоде Т, нач:1111151 с песе сзгс, ссу 111 ес гв:Е.те.ге я текумт " : . г т-.:.у"тьсов хранимого 10- тока т.о 1:,1: с тзыхоДа РеЦИРкУЛЯЦцОнцсга сок тУ 1 В хР 1 нец 51 Я 1 тзтсРой выход формирователя 7), Б момент Рая ЕЕЕСЕЗ а ЕСОЧОВ 1 зсвтз С ЕЕ тч 1 И СОЕЗ З И, 2, что свидегельствует о завершении ачередцагс полного цикла рециткуляции всех и 1 пу 31 ьс 013 патсесав с,с 1ч ка лыходс блока 3 срагнеция ксздсв формируется Быхсднсй сиГнал который сбрасывает в исхаднэе нулевое состояние счетчик 2 и адтотзремек -но стацавливает в едипиччсе состая- НПЕ ТР;ЕГГЕР 4, 3 РЕЗУЛЬтатЕ ТРтГ ГЕР тт разретшает селекттию элемента;т И 5 блежайтпеГО п 0 Времеццаму 110 лсжекитп импульса хранимого потока, которым,в данкам случае, всегда...

Номер патента: 1234880

Опубликовано: 30.05.1986

Авторы: Гавад, Гойял, Корнейчук, Марковский

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...уровня, а на выходах элементов И 5 единичные сигналы формируются лишь в том случае, если найденная ячейка следует за ячейкой, отмеченной в предыдущем цикле поиска, т. е. если находится слово в накопителе 1, первая и вторая часть ключевого поля которого совпадает с заданным ключом. Если такие слова есть и на выходе хотя бы одного из элементов И 5 формируется сигнал единичного уровня, то вновь снимается сигнал с выхода элемента ИЛИ 11 и устройство работает аналогично, сравнивая третью, четвертую и так далее части ключевого поля. Конец поисковой процедуры определится, когда будет проанализировано все поле ключей и счетчик 14, содержимое которого увеличивается на к всякий раз при сдвиге информации на к разрядов в регистрах 2, 3, 12, 13,...

Номер патента: 1234885

Опубликовано: 30.05.1986

Авторы: Дворецкий, Клепиков, Петровский, Шастин

МПК: G11C 29/00

Метки: запоминающее, мажоритарно-резервированное, многоканальное

...модулю два информации основных3 блоков памяти данного и последующего каналов); "а+в"- - в первом канат 1ле; "в+с" - во втором канале; с+ав третьем канале.При обращении к устройству в случае отсутствия неисправности на входы 15мажоритарного элемента 8 первого ка 11 11нала попадает и нф ормация : а - с выхода основного 3 блока памя ти; ( ив )+)О+ в=а - с выхода первого 5 сумматора;(сЩа )Ос = а - с выхода второго сумма- щтора ,Аналогично на входы мажоритарныхэлементов 8 остальных каналов поступает информация " в" и " с " . Одновре -менно на с сот в ет ст вуюшд е входы блоков сравнения 7 поступает одинаковаяинформация с выходов основного блока 3 памяти и первого сумматора 5,На входы дешифрат ор а в э том случаепоступают си гналы сравнения...

Номер патента: 1236550

Опубликовано: 07.06.1986

Авторы: Богданов, Лупиков, Спиваков

МПК: G06F 13/00

Метки: буферное, запоминающее

...данные из накопителя 4 считываются без ошибки, то на выходе блока 2 контроля формируется сигнал логического О, который поступает через блок 7 управления на адресные входы мультиплексоров 1, 1 г,", 1, и обеспечивает подключение информационных выходов накопителя 4 к информационным выходам 16 устройства.Если блок 2 контроля фиксирует ошибку в слове, считанном из накопителя 4, то мультиплексоры 1 1 г1 подключают к информационным выходам 16 устройства инфор мационные выходы накопителя 5, С приходом синхроимпульса на управляющий вход 14 устройства происходит считывание данных с информационных выходов 16 устройства, По заднему фронту си чхроимпульса происходит модификация счетчика 8 адреса, его содержимое увеличивается на единицу. Кроме...

Номер патента: 1236551

Опубликовано: 07.06.1986

Автор: Невский

МПК: G11C 11/00

Метки: запоминающее, оперативное

...второму адресу, поступают на входы формирователя 3 адресных сигналов для возбуждения координатных обмоток накопителя 4. В результате на соответствующих координатных обмотках накопителя 4 выбраны запоминающие элементы, и на входы усилителя 5 считывания поступает второе слово, считанное в соответствии с адресом, пришедшим на вход 4.2. Второе слово с усилителя 5 считывания поступает на первый вход второго коммутатора 6.2, а с его выхода на второй регистр .2 слова, с выхода которого второе слово, считанное из накопителя 4, поступает на второй информационный выход 15,2 устройства.Установка исходного состояния регистров 1.1 и 1.2 осуществляется в начале каждого такта.При совпадении адресов (это соответствует и исходному состоянию,...

Номер патента: 1236552

Опубликовано: 07.06.1986

Автор: Клепиков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...адресных шин устройства соединены с и первыми входами блока 1, а и последних адресных шин устройства - с и последними входами блока 1.Если на адресных шинах устройства задан адрес ячейки ПЗУ, соответствующий одному из адресов, приведенных в таблице, то на первой или второй группе входов элементов И в И 4 собираются логические 1, логическая 1 сформируется на выходе элемента И - ИЛИ 4, переключаются первый 2 и второй 3 мультиплексоры и п первых адресных шин устройства соединены с п последними входами блока 1, а п последних адресных шин устройства соединены с и первыми входами накопителя.Таким образом, при прошивке контрольных констант каждой в своей ИМС, произведя суммирование информации какой-либо ИМС, сравнивается полученная сумма...

Номер патента: 1236553

Опубликовано: 07.06.1986

Авторы: Изюмов, Косов, Рогинский, Росницкий, Савельев, Тимофеев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...поступают на первые входы усилителей 14 по окончании сигнала с одновибратора 10 с наперед заданной задержкой, определяемой одновибратором 8.Таким образом, регистр 15 устанавливается в состояние, соответствующее считанной информации из накопителя 1, после чего осуществляется перезапись информации в выходной регистр 16 по сигналу, поступающему с входа 6. Кроме того, для уменьшения потребляемой мощности организовано импульсное питание элементов 3 коммутации адреса, Это достигается матричной организацией элементов коммутации, при которой с помощью одновибратора 9, вторым дешифратором 52 включается один из ключей в группе ключей 4, с помощью которого питание подается только на выбранную строку в матрице элементов 3 коммутации адреса. Столбец...

Номер патента: 1236555

Опубликовано: 07.06.1986

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...управления распределителя 8 Ностм)Оть псгистр., дднньх с меньпими кода х 1 11.р.101 ,хслов, причем сигналы управления с блока6сравнения, соответствующего предыдущемурегиструданных, поступают на вход управления последующего регистра 1 данных.Таким образом, на регистр 1 данных,который является первым из регистров 1данных, содержащих меньшие регистры кодызаписанных ранее информационных слов, сигнал управления на вход управления не поступает. После этого в распределитель 8через вход записи поступает импульс сигна- Ола записи, который через открытые элементы И 13, соответствующие блокам 16 сравнения, которые выставляют на своих входахуправления уровень логической единицы сигнала управления, и через соответствующиеэтим блокам 6 сравнения...

Номер патента: 1236556

Опубликовано: 07.06.1986

Автор: Чумак

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с выводом резистора 5, причем ячейки 2 и 3 памяти имеют замкнутое состояние ключей и работак)т в режиме слежения. При этом напряжение на выходе ячейки 2 памяти повторяет входное напряжение устройства, но с обратным знаком, а ячейка 3 памяти, включенная в цепь отрицательной обратной связи операционного усилителя 7, отслеживает сумму входного напряжения устройства и выходного напряжения ячейки 2 памяти т. е, погрешность инвертирования входного напряжения у ячейки 2 памяти с учетом ошибки суммирования, вносимой операционным усилителем 7. При переходе в режим хранения ячейки 2 и 3 памяти запоминают соответственно проинвертированное входное напряжение и суммарную погрешность активных элементов устройства, приведенную к выходу...

Номер патента: 1236557

Опубликовано: 07.06.1986

Авторы: Левочкин, Левочкина

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...ток генератора 8 в установившемся режиме в р раз, где р - коэффициент усиления транзистора по току.Конденсатор 13 при этом заряжается током, определяемым разностью токов генераторов 16 и 15 в установившемся режиме . При достижении равенства напряжений на входе и выходе ключа 1 ток через конденсатор 2 спадает до нуля и выходной ток генератора 8 уменьшается до значения, соответствующего установившемуся значению, т.е. становится равным току на выходе генератора 1 О. При этом выходной ток генератора 8, протекая симметрично через плечи диодного мостового ключа 1, складывается с выходным током генератора 10 и образует ток генератора 11.В режиме хранения выходной ток генератора 11 протекает через верхний транзистор переключателя 9 тока,...

Номер патента: 1236559

Опубликовано: 07.06.1986

Автор: Делендик

МПК: G11C 29/00

Метки: запоминающее, исправлением, ошибок

...некорректируемой ошибки. Дешифратор 4 производит преобразование битов синдрома в биты состояния. При появлении однократной ошибки на линии одного из битов состояния появляется низкий уровень, обозначающий ошибку, бита,Биты состояния поступают на первые входы логических элементов исключающее ИЛИ 14 и 15. На вторые входы этих элементов поступают соответствующие биты дан ных, хранящиеся в регистрах данных 7 и 8. За элементами 14 и 15 следуют элементы НЕ 16 и 17, тем самым обеспечивается исправление ошибки. Если ошибки нет, то бит, хранящийся в регистре 7(8) данных, передается через логические элементы исключающее ИЛИ 14 и 15 и элементы НЕ 16 и 17 без изменения. При появлении двукратной ошибки на выходе блока 5 формирования сигнала...

Номер патента: 1236560

Опубликовано: 07.06.1986

Автор: Головачев

МПК: G11C 29/00

Метки: запоминающее

...(признаками) блоком 21 сравнения.Сигнал опроса подается на первые входы блоков 8 и 4 контроля с выхода элемента 12 задержки (для синхронизации работы устройства). В случае равенства результата свертки информационной части и контрольного признака (признаков) в блоке 3, а также наличия сигнала опроса на входе этого блока, блок 21 блока 3 формирует сигнал, который поступает на вход элемента 6. При наличии на втором входе элемента 6 разрешения на его выходе появляется сигнал, который поступает на первый вход элемента 25, где при наличии сигнала разрешения на втором входе, на выходе элемента 25 формируется сигнал, который поступает на третий вход блока 8, по этому сигналу информация, поступающая на вход блока 8, передается через блок 13...

Номер патента: 1238153

Опубликовано: 15.06.1986

Автор: Черепко

МПК: G11C 11/14

Метки: запоминающее, ферроакустическое

...записываемых в ЗУ, выдает сигнал на первый вход элемента 31 ИЛИ, который затем поступает на вход обнуления счетчика 33 и на вход сброса триггера 32. Таким образом, блок управления 1 возвращается в исходное состояние после записи всего объема ЗУ.В режиме считывания производится обнуление счетчика 33 и триггеров 32 - 32 з аналогично режиму записи. Затем на вход 21 режима считывания поступает положитель. ный потенциал, а на вход 22 режима записисоответствуют замаскированным разрядам, по которым сравнение не производится. На первые входы элементов 39 РАВНОЗНАЧНОСТЬ подаются постоянно потенциалы с соответствующих выходов регистра признака, а на их вторые входы с частотой тактовых импульсов поступают с выходов усилителей считывания...

Номер патента: 1238156

Опубликовано: 15.06.1986

Авторы: Лавриков, Мызгин, Неклюдов, Парменов, Савенков, Сергеев, Шурчков

МПК: G11C 11/40

Метки: запоминающее

...амплитудой У, а на управляющих входах 15 и 16 устанавливаются равные потенциалы У, При этом на базах транзисторов 21 и 22 устанавливаются равные потенциалы Уз. Если, например, в выбираемом элементе памяти транзистор 18 включен, а транзистор 17 выключен, то потенциал базы транзистора 18 У 4 выше, а потенциал базы транзистора 17 ниже потенциала Уз. При этом ток, задаваемый в разрядную шину 12, поступает в транзистор 18, а ток, задаваемый в разрядную шину 11, поступает в транзистор 21 и на выход считывания 13. Разность токов, протекающих на выходах считывания 13 и 14, характеризует сигнал считываемой информации. Транзисторы 5 и 6 и транзистор 20 (или 19), а также транзистор 3 и 4 и транзистор 18 (или 17) работают в идентичных...

Номер патента: 1238157

Опубликовано: 15.06.1986

Авторы: Барашенков, Павлова

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...информации на информационный вход 18 и адресные входы 16 и 17 подается код числа и код адреса элемента 2, в который она должна быть записана.Код адреса поступает в дешифраторы 8 и 9, происходит выборка строки и выборка столбца накопителя 1, при этом транзисторы 4 и 5 открыты сигналом 1 на затворах, так как открыт транзистор 6 сигналом 1 на управляющем входе 20. В зависимости от парафазного сигнала на выходе формирователя 7 на прямой и инверснойФормула изобретения Полупроводниковое запоминающее устройство, содержащее дешифратор строк, дешифратор столбцов, формирователи записи, ключи, блоки местного управления и матричный накопитель, содержащий элемен О ты оперативной памяти, каждый из которыхсостоит из триггера и переключающих...

Номер патента: 1238158

Опубликовано: 15.06.1986

Автор: Гордиенко

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...Затем во втором такте с регистров 16 через регистры 15, с учетом сигналов на проведение ассоциативного поиска на выходах декодера 14, также подаваемых на регистры 15, на информационные входы 3 каждой ячейки 2 подаются коды К аргументов ассоциативного поиска, которые сравниваются в блоке 8 каждой ячейки 2 с содержимым соответствующих разрядов элементов 7 памяти ячейки 2. В случае наличия несовпадения в каком- либо разряде одного из аргументов ассоциативного поиска с содержимым соответствующего разряда элементов 7 памяти на соответствующем выходе блока 8 появляется единичный сигнал, подаваемый на сбрасываюший вход соответствующего триггера 10 через элемент ИЛИ 9, посредством чего этот триггер сбрасывается.Таким образом, при совпадении...

Номер патента: 1238160

Опубликовано: 15.06.1986

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...задержки элемента ИЛИ 2 плюс время задержки на формирование формирователем 1 сигнала записи импульса сигнала записи плюс время задержки на переключение любого триггера 14 плюс время задержки любого элемента ИЛИ 18 и плюс время задержки на блокировку первого 15 о 25 30 35 40 45 50 55 входа установки любого триггера 13 определяется допустимый предел рассогласования во времени относительно друг друга передних фронтов импульсов сигналов записи (по тактовым входам 26 устройства) соответствующих каждое слову в одной и той же параллельной серии информационных слов.Таким образом, от момента появления переднего фронта, опережающего, сигнал записи на каком-либо тактовом входе 26 устройства, до момента блокировки первого входа установки всех...

Номер патента: 1238161

Опубликовано: 15.06.1986

Авторы: Голуб, Гречанов, Ковалев, Павлухин, Соболев, Удод, Янченко, Ярмоленко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...С выхода компаратора 3 сигнал Уо поступает на вход элемента 5 задержки импульсов, на вход постоянной времени и один из входов элемента И 6. Элемент 5 задержки задерживает управляющий импульс на время 1 зад, которое необходимо для того, чтобы ключ 12 открылся после переходных процессов в оптимальное время. С выхода элемента 5 задержки сигнал Б, поступает на вход мультивибратора 8, который формирует импульс с длительностью 1 и равной оптимальному времени выборки измеряемого пирометром сигнала. С выхода мультивибратора 8 сигнал поступает на второй вход элемента И 6, который пропускает импульсы управления ключом 12 только при условии наличия объекта измерения в поле зрения пирометра. Таким образом, ключ 12 подключает вход устройства к...