Патенты с меткой «запоминающее»

Номер патента: 781974

Опубликовано: 23.11.1980

Автор: Соколов

МПК: G11C 11/00

Метки: запоминающее

...кромепервой, одни из выходов коммутатора режиме работы соединены с упрввлякзцимивходами элементов И основной группы ивыходных буферных регистров, другие - супреилякжими входами элементов И аополиительных групп и входных буферныхрегистров, входы коммутатора режима ра-.боты подключены к выходам второго дешифратора,Нв чертеже представлена функциональная блок схеме звпоминаккцего устройства.Запоминающее устройство содержит на-,-юпитель 1, основную группу элементов2"-2И, первый дешифратор (дешифраторадреса) 3, выходы 4 элементов 2-2 И,являющиеся выходами устройства, блок 5управления, регистр 6 адреса, входы 7 регистре адреса, являкщиеся входами устройства, формирователь 8 адреса, образо-.ванный блоком 5 управления, регистром 506 адреса и...

Номер патента: 781975

Опубликовано: 23.11.1980

Авторы: Григорьев, Фролов

МПК: G11C 11/00

Метки: аварийном, выключении, запоминающее, информации, оперативное, питания, сохранением

...9 заряжается до величи-. ны этого номинала.При аварийном выключении любого (или всех) источников питания пороговый элемент 6 сравнивает каждое значение на-пряжения с выходов группы б,регулируемых делителей напряжения с величиной порога. При этом величина порога срабатывания порогового алемента 6 при помощи группы 5 регулируемых делителей на пряжения выбирается на 5-10% выше напряжения срабатывания, при котором устройство теряет работоспособность. Если напряжения на выходах группы 5 регулируемых делителей напряжения меньше по- И рога срабатывания порогового элемента 6 ЮрийОлорогто с выхода порогового элемента 6 йа вход синхронизатора 7 поступает сигнал о снижении величины на. пряжения источника (или источников) пи тания ниже...

Номер патента: 781978

Опубликовано: 23.11.1980

Авторы: Глущенко, Мазуров

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...избыточного оборудования и усложнению устрой- стме3 7 подаются в с выхода ключа 12 на швфратор 23 подается санал, которому в соответствие. ставвтся двоичный код, поступающвй затем в выходной регвстр 26.;Технико зкономическое преимущество описываемого устройства состоит в том, что в нем исключено дополнительное пе рекодврованве однокоренных заданных слов различной длины, включая те слу-: чав, когда более короткое слово соепа= дает с начальной частью более длинно го слова уменьшены разрядность вход-: ного регистра в количество мртвкальнмх в горизонтальных швн двухкоордвватиик , запоминающих матриц, за счет чего эначительно упрощается устройство в сйвмаются ограниченна на "заданные слова, по которым выбирается внформацвя вз...

Номер патента: 713347

Опубликовано: 30.11.1980

Авторы: Вербовецкий, Грамматин, Митяков, Мицан, Федоров, Цветков, Шилов

МПК: G11C 13/04

Метки: запоминающее, информации, оптическое, перезаписью

...изображения 10. По командес блока управления 27 на переключатели поляризации 25 (заштрихованы нафиг. 1) подается код адреса канала,по которому должно работать устройство, Согласно этому коду пучок света направляется на соответствувщуюоптическую систему 18,Поликубический мультипликатор 10совместно с согласующими оптическимисистемами 18 образует мультиплицирующую поликубическув систему (МПС).В устройстве может быть несколькоМПС. Пройдя МПС, пучок света поступает на вход поликубического мультипликатора 21, который вместе с фокусирувщими оптическими системами22-23 и носителями информации 24,установленными на ее выходах, образует информационнув поликубическувсистему (МПС). Согласующие оптические системы 18 переносят изображениефокальной...

Номер патента: 783857

Опубликовано: 30.11.1980

Автор: Палецкий

МПК: G11C 29/00

Метки: автоматическим, восстановлением, запоминающее, работоспособности

...И, выходы которых соединены" с первыми входами триггеров,входы элементов ИЛИ-НЕ и И-ИЛИ и вторыевходы элементов И и триггеров подключены к соответствующим входам0логического блока, выходы которогосоединены с выходами триггеров иэлемента И-ИЛИ.На фиг. 1 изображена структурнаясхема предложенного устройства на 1фиг. 2 - структурная схема логического блока.Устройство содержит (см.Фиг,1)блок выборки адресов 1, основные 24 и -резервный 5 одноразрядные блоки щпамяти, первую группу элементов И6-8,.одни из входов которых соединены с шинами записи 9 устройства,имеющего входы 10, Устройство такжесодержит элементы НЕ 11-13, вторуюгруппу элементов И 14-16, элементИЛИ 17, третью группу элементов И 1820, элементы ИЛИ 21-23 и логическийблок 24,...

Номер патента: 785897

Опубликовано: 07.12.1980

Авторы: Ильяшенко, Рудаков

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...импульс, поступающий на триггер 10, должен иметь длительность, превышающую время задержки в элементе задержки 11. Ключ 8 (см. фиг. 2, б, в, г) управляется от блока 7, который может также быть использован и для стирания всей информации в АЗУ.Рассмотрим работу устройства в предположении, что его элементы памяти выполнены по схеме, изображенной на фиг. 2, г.Устройство может работать в четырех режимах:режиме записи информации;режиме общего стирания информации;1 О 35 20 25 36 35 49 45 режиме избирательного стирания информации ирежиме поиска информации.При этом предполагается, что все триггеры 10 установлены первоначально в нулевое состояние.В режиме записи информации в регистр 1 поступает код числа, которое необходимо записать. В...

Номер патента: 788112

Опубликовано: 15.12.1980

Автор: Болотов

МПК: G06F 13/08

Метки: запоминающее, ферромагнитное

...и 16, складываясь, полностью насыщают сердечник 3.Устройство работает следующим образом.Электрический сигнал, подлежащийрегулированию, от источника напряжения подключается к обмотке 4. Переменный поток этой обмотки разветвляется по двум другим участкамтрансформатора 1, В стержнях 13 и14 величина потоков определяетсясостоянием сердечника 3. Если сердечник 3 насыщен, то индуктивноесопротивление обмоток 10 и 11 минимально, а обмотка 5 трансформатора 1 зашунтирована индуктивностью малой величины. В этом режиме обмотка 5 закорочена малым индуктивным сопротивлением обмоток 10 и 11. Следовательно, большая часть переменного магнитного потока обмотки 4 направлена по стержню 14 несмотря на наличие воздушного зазора 19.Если к управляющей обмотке 9...

Номер патента: 788173

Опубликовано: 15.12.1980

Авторы: Видоменко, Иванов, Рыбкин, Сидоров

МПК: G11C 11/00

Метки: запоминающее, оперативное

...регистра 3, дешифратора 4, сумматора б, вентилей 6 окончания переноса, шифратора 7, блока 8 регистров и блока 9 управления, адресную шину 10, информационнуюшину 11 и шину 12 управления, Код адреса опроса из ЭВМ поступает по входнойшине 13 на счетчик 2 адреса. Младшиет = 1 одг разрядов кода адреса (здесь г -разрядность ячеек флаговой памяти) поступают со счетчика 2 адреса на дополнительный дешифратор 4.Особенность предлагаемого устройствазаключается в том, что вместо схемы коммутации и схемы сравнения, используемых визвестном устройстве для поиска информации, ближайщей к данной, введены сумматор, блок вентилей окончания переноса ишифратор. Поиск происходит не путем поразрядного опроса регистра с соответствующим увеличением или...

Номер патента: 788176

Опубликовано: 15.12.1980

Авторы: Вартанов, Лашевский, Нусинов

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...6 пред" заряда, управляемых по затвору им- ф пульсом, подаваемым по шине 8 импульсного питания, с другой стороны, числовые шины 7 подсоединяются к выходам дешифратора 1 строк накопителя через блок 4 проходных транзисторов строк, 45 управляемые по затвору импульсом, подаваемым по шине 9 импульсного питания.Работа устройства осуществляется следующим образом. 50Адрес на дешифраторе 1, т.е. напрякение на затворах ключевых транзисгоров 2 устанавливается в момент, соответствующий импульсу, подаваемому по шине 8. Импульс (шина 9) следует .эа импульсом (шина 8). При действии импульса (шина 8) происходит открывание транзисторов блока и заряд емкостей всех числовых шин 7 накопителя 5 от источника питания, подключенного к стокам транзисторов...

Номер патента: 788180

Опубликовано: 15.12.1980

Авторы: Аль-Укейли, Городний, Корнейчук, Рычагов, Сергеев, Юрчишин

МПК: G11C 29/00

Метки: запоминающее, исправлением, обнаружением, ошибок

...слова - контрольный разрядУстройство работает следующим образом. б 5 При записи на блок 5 поступает адрес ячейки памяти, в которую нужно записать информацию, поступающую на регистр б, информаци-. с регистров б поступает на формирователь 5, в котором формируются контрольные разряды по описаннному алгоритму. С выхода формирователя 5 информация поступает на регистр 4 и на элементы ИЛИ 3 и записывается в накопитель 1 по данному адресу.При чтении на блок 2 поступает адрес искомой ячейки памяти, Считанная по данному адресу информация поступает на регистр 4, По сигналу блока 12 управления это слово инверсируется и записывается в накопитель 1 по такому же адресу, Данное слово знака считывается и поступает на регистр 7.Значения кодов с регистров...

Номер патента: 790017

Опубликовано: 23.12.1980

Авторы: Абалтусов, Балашов, Владимиров, Городецкий, Матросов

МПК: G11C 15/00

Метки: запоминающее, логическое

...В режиме хранения информации устройство реализует два подрежима: запись информации и считывание информации.Запись информации, поступающей через входные информационные шины 28, на многоканальный вход 2 элементов И 1, осуществляется через выходы элементов И 1, регистр 16 разрядов и через входы 20 в первые разряды регистров 19.1 - 19.п сдвига накопителя 19. Затем на входы 21 регистров 19.1 - 19.п сдвига накопителя 19 поступает сигнл от блока 22 управления, по которому происходит сдвиг информации из первых разрядов регистров 19.1 - 19.п сдвига во вторые разряды. После этого через входные информационные шины 28, элементы И 1 и регистр 16 разрядов информации записывается в первые разряды регистров 19.1 - 19.п сдвига накопителя 19 и...

Номер патента: 790018

Опубликовано: 23.12.1980

Авторы: Алексеев, Мержанов, Соловьев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...цепи и цепь первого элемента 5 обратной связи в обратной связи усилителя 1, а замыкающие контакты первого ключа 10 соединяют выход усилителя 1 со входом дополнительного усилителя 2 и подключают второй элемент 6 обратной связи в цепь обратной связи дополнительного усилителя 2. 25 зо Э 5 4 О 84Таким образом, если на первый вход усилителя 1 продолжает поступать напряжение 11 в(1), на выходе устройства отслеживается напряжение, пропорциональное крумм 1-1 вых (т 1 ) + 1.1 х (1), а следовательно - сумме 1.1 в(1)+11,(1), которая, в частности, служит критерием для подачи очередного управляющего воздействия.Если новое управляющее воздействие вызывает переключение тактов первого ключа 10 в момент (а, аналогично тому, как это осуществлялось...

Номер патента: 794662

Опубликовано: 07.01.1981

Авторы: Белошицкий, Войтенко, Горшков, Зелинский, Клименко, Коваленко, Кофланович, Леонец, Макурочкин, Михальчук, Никитин, Петров, Петрова, Семковский, Скуридин, Токарь, Трембач, Шелестин

МПК: G11B 5/82

Метки: запоминающее

...дискового носитеС этой целью предлагаемое устснабжено кольцевым статором, кототановлен соосно валу. В основаниистатора выполнены сопла, рабочиестия которых выходят под ступицу,правляющей головке - сопла, рабоверстия которых выходят на цилискую и коническую поверхности нающей головки.В соплах могут бытьки из пористого материачатого титана.На чертеже изображен общий вид предлагаемого устройства,794662 Формула изобретения оставитель Г. Загубиехред А. Камышник Корректоры: О, Силуянов и А, Степановактор Б, федотов аказ 43/11 Изд.149 Тираж 661 Подписно НПО Поиск Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5ипография, пр. Сапунова,Устройство снабжено кольцевым статором 6, который...

Номер патента: 794666

Опубликовано: 07.01.1981

Авторы: Димза, Крумин

МПК: G11C 11/42

Метки: запоминающее

...устройства,Устройство содержит накопитель, выцолненный в виде сегнетоэлектрической пластины 1, поляризатор 2, анализатор 3, элемент записи информации, выполненный в виде неподвижного записывающего электрода 4, дополнительный элемент записи информации, выполненный в виде подвижного электрода 5, источник напряжения б, источник света 7, систему линз 8 и воспринимающий блок 9,Электрод 5 выполнен в виде иглы, расположен на поверхности пластины 1 и соединен с источником напряжения б, Электрод 4 выполнен в виде пружины и укреплен на краю пластины 1, что позволяет проводить запись на всей площади пластины 1. Пластина 1 выполнена из прозрачной мелкозернистой (размер зерен 2 мкм) керамики цирконата-титаната свинца, модифицированного...

Номер патента: 794669

Опубликовано: 07.01.1981

Авторы: Андреев, Дубицкий, Калынюк, Мелихов, Швецкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...и на нагрузке 17 в режиме выборки тоже равно напряжению на конденсаторе 4 в связи с тем, что усилитель 11 замкнут отрицательной обратной связью через резисторы 14, 15, и напряжение на его выходе 16 устанавливается таким, чтобы обеспечивалось равенство напряжений на неинвертирующем входе 12 и в суммирующей точке входа 13. Таким образом, при равенстве напряжений на входах 12 и 13 усилителя 11 напряжение на его выходе будет таким же, а равенство напряжений на входах 12 и 13 усилителя 11 обеспечивается равенством напряжений на идентичных выходах 9 и 10 усилителя 8,Ы режиме хранения при замкнутом ключе 2 и разомкнутых ключах 1 и 3 напряжение на выходе 1 б определяется напряжением конденсатора 4, которое подается на вход 6 усилителя 8,...

Номер патента: 794671

Опубликовано: 07.01.1981

Авторы: Клокоцкий, Семавин

МПК: G11C 29/00

Метки: запоминающее, оперативное, самоконтролем, устройст-bo

...АМ 4 служит для размещения полного слова информации ячейки блока 19, а аргументная часть 18 - для запоминания адреса ячейки адресного запоминающего блока 19. В первую очередь ячейки АН 4 используются для подмены дефектных ячеек адресного запоминающего блока 19, а свободные ячейки, неиспользуемые для подмены дефектных ячеек АН 4, используются для подмены исправных ячеек адресного запоминающего блока 19. АН 4 состоит из регистров, схемы сравнения и логических элементов И, ИЛИ, НЕ.Адресный блок б предназначен для регистрации информации о наличии свободных ячеек АН 4, а также для выявления ячеек среди ячеек АН 4, подменяющих исправные ячейки оперативного накопителя 8, в котором хранится неактивная информация, т, е. информация, к которой не...

Номер патента: 797404

Опубликовано: 15.01.1981

Автор: Вербовецкий

МПК: G11C 11/42

Метки: ассоциативно-адрес-hoe, запоминающее, многоканальное, оптическое

...поликубические мультипликаторы б8, 10 иэображения и управляемые поликубические блоки 1 б,18, 20 сведения изображений состоят,например, из светоделительных поляризационных кубов, пропускающих илиотражающих световые пучки в зависи.-.мости от ориентации плоскости поляризации и переключателей поляризациисвета, которые, например, при подаченапряжения поворачивают плоскость поляризации проходящих пучков на 90йчто обеспечивает возможность адресной и ассоциативной обработок информации на множестве носителей (по мно- ц)гим каналам) с помощью только двухфотоприемных блоков,При адресной обработке информацииустройство работает следующим образом. 65 В режиме записи источник 1 излучения работает на длине волны .По команде БУ 27 световой пучок блоком...

Номер патента: 798999

Опубликовано: 23.01.1981

Авторы: Безродный, Мартыненко

МПК: G11C 11/00

Метки: запоминающее

...устройства.Технико-экономический эффект от предлагаемого устройства выражается в повышении надежности устройства, связанной с отсутствием йеобходимости механических коммутаций при расширении объема памяти, что исключает ошибочную и ненадежную коммутацию, Возможность наращивания памяти блоками запоминающих устройств любых модификаций по объему памяти) и в любых сочетаниях позволяет расширить функциональные возможности устройства.Кроме этого, отсутствие дополнительных коммутаций при наращивании объема памяти приводит к повышению эксплуатационных удобств . Формула изобретения Запоминающее устройство, содержаще адресный блок и накопители, о т л и- чающее с я тем, что, с целью расширения функциональных возможностей устройства за счет...

Номер патента: 799001

Опубликовано: 23.01.1981

Авторы: Салакатов, Шишкин

МПК: G11C 11/06

Метки: запоминающее

...Ь 5 В соответствии с заданным адресом при записи, как и при считывании выбираются по одной шине У 15, Е 17 и Х 16, в которые подаются импульсы .19, 21 и 23 (фиг. 2) при записи 1 и 19, 21 и 24 при записи 0, т.е. при записи 1 в выбранном сердечнике обеспечивается тройное совпадение токов, а при записи фО иэ двух токов вычитается третий. Генераторы токов первый 11 и второй 12 имеют управление от регистра 14 информации для обеспечения смены полярности тока в шине Х 16 в зависи. мости от записываемой информации.Таким образом при записи, как и пр считывании, коэффициент селекции при выборе сердечника равен 3.Применение в предлагаемом ЗУ технических решений, обеспечивающих выбор сердечников с коэффициентом селекции равным З,позволяет...

Номер патента: 799002

Опубликовано: 23.01.1981

Автор: Костюкевич

МПК: G11C 11/06

Метки: запоминающее

...соответственно, прямых и инверсных выходов регист , ра,числа устройства считывания и записи информации, клемма 15 - для подключения входа формирователя 8 к одному из выходов блока местного управления ЗУ.При появлении на клеммах 13 потенциалов,соо 1 ветствующих прямому коду записываемого слова,и на клеммах 14 потенциалов, соответствующих обратному коду записываемого слова, подготавливаются к срабатыванию ключи1 и 2.С приходом на клемму 15 из блока местного управления (на чертеже не показан) сигнала запуска формирователя срабатывает формирователь 8, формируя импульс тока записи. Импульс тока записи проходит последовательно через ключи 1, 2 и разрядные 20 шины 6 к клемме 11, При этом импульстока записи проходит через те разрядные...

Номер патента: 799003

Опубликовано: 23.01.1981

Автор: Падюков

МПК: G11C 11/14

Метки: доменное, запоминающее

...вида сигналов от датчиков 3 и 7считывания. Различие сигналов с датчиков Э и 7 считывания, включенныхв мостовую схему, может быть 0и по полярности и по фазе. Для болеенадежной регистрациц,марке ра начального адреса датчик 7 считывания следует располагать так, чтобы считывание сигнала с элемента б происходило со сдвигом по,фазе относительно момента считывания информации датчиком 3 считывания (например, на 180 ц ) .В предлагаемом устройстве регистры синхронизации имеют значительно меньшую длину йо сравнению с накопительным регистром, что позволяет расположить их на том же чипе и сэкономить полезную площадь чипа, а, следователь но, увеличить.коэффициент его информационного использования и повысить надежность устройства в...

Номер патента: 799006

Опубликовано: 23.01.1981

Авторы: Козырь, Коледов, Петросян

МПК: G11C 17/00

Метки: запоминающее, постоянное

...формирователи ггруппы подключены к выходам элементовИЛИ первой группы, входы элементов 3 ОИЛИ первой и второй групп соединеныс выходами адресного дешифратора.На чертеже представлена структурная схема предлагаемого ПЗУ;35ПЗУ содержит адресный дешифратор 1, соответствующие выходы которого подключены к одноименным входам сост" ветствующих элементов ИЛИ первой группы 2, выходы элементов ИЛИ первой группы подключены ко входам соответ- ф ствующих адресных формирователей первой группы 3, выходи адресных формирователей первой группы подключены к соответствующим первым входам накопителя 4, причем одноименные входы 45 элементов ИЛИ первой группы 2 подключены к одноименным входам соответствующих элементов ИЛИ второй группы 5, выходы...

Номер патента: 799011

Опубликовано: 23.01.1981

Авторы: Алексеев, Гантман

МПК: G11C 19/00

Метки: запоминающее

...уровни.Исходные состояния триггеров 1.1-1.п не имеют значения.Нулевой сигнал шины 4.1 производитустановку в 1 по входу триггера1.1. Одновременно, пройдя через элемент ИЛИ 3, сигнал инвертируется иразрешает прохождение единичных исходных уровней остальных шин 4.1-4.пчерез элементы И 2.1-2.п на В-входы остальных триггеров 1.1-1.п,Эти 20триггеры 1.1-1. и устанавливаются вО.Устанавливаемому же в единичноесостояние триггеру 1.1 сигнал Р-входапомешать не может, так как элементИ 2.1 К -входа триггера 1. 1, будучи2открыт сигналом с выхода элемента И 3,рдновременно закрыт нулевым сигналом шин 4.1.По окончании действия нулевогосигнала шины 4. 1 схема устанавливает- ЗОся в исходное состояние, а триггер1. 1 остается включенным в...

Номер патента: 799012

Опубликовано: 23.01.1981

Авторы: Матвеев, Самсонов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...к шинам питания, вход выходного повторителя напряжения подключен к выходу второгоключа и к одному из выводов накопительного элемента, другой вывод которого 1 рподключен к шине нулевого потенциала,выход первого ключа подключен ко входу второго ключа, введен четвертыйключ, вход которого подключен к выходу регулятора уровня напряжения, выход - ко входу первого ключа, а вячейку памяти устройства введен третий ключ, вход которого подключен квыходу входного усилителя, а выход -ко входу второго ключа,На чертеже представлена функциональная схема предлагаемого устройства,Аналоговое запоминающее устройство содержит первую ячейку 1 памяти ирегулятор уровня напряжения, выпол- дненный в виде дополнительной ячейки.2 памяти, первый ключ 3, входной...

Номер патента: 799013

Опубликовано: 23.01.1981

Автор: Емельянов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...величины 0 О -дО с величиной20 0 , хранимой в фиксаторе 5. Сравне-.ние производится в блоке 4 аписи р4 2п ипоступлении на его управляющий входсигнала с генератора 30 тактовых имПульсов и при наличии на его первом46 входе напряжения О 02 с выхода фиксатора 5 уровня, и напряжения О О -д,-дОсчитанного по первому адресу . В ревуэ льтате сравнения блок 4 записи формирует сигнал записи, пропорционалаль 4 йый б О, После второго такта записи,в элементе памяти накопителя 1 попервому адресу накапливается информация 0 О -д О,где д 2 0 - погрешность,возникающая при записи в элементЦиЯ 2-д,памяти по первому адресу во втором такте записи . В дальнейшем режим работыпериодичеи, т,е . происходит счнтыван ие. по первому адресу, сравнение счи- а.таиной...

Номер патента: 799014

Опубликовано: 23.01.1981

Авторы: Вагнер, Емельянов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...импульс, поступающий на второй вход блока б записи, который вырабатывает импульс записи, пропорциональный (обычно равный по амплитуде) сигналу на его первом входе, и производится первая запись в выбранный элемент памяти накопителя 7 . Одновременно с этим в интервале с 7 -с 8 блок 9 управления люрмирует импульс, поступающий на третий вход Фиксатора 4 уровня, который в интервале с"с 8 отслеживает и с момента времени с за 8 поминает до следующего цикла сигнал на его первом входе, равный С,=ОО+О. Если время существования первого слагаемого 01 на первом входе суммирующего усилителя 1 ограничено, то предусмотрена возможность хранения суммы двух чисел О+ О на время ее записи в Фиксаторе 3 уровня . Для этогов момент времени с блок 9...

Номер патента: 799015

Опубликовано: 23.01.1981

Авторы: Епифанов, Кривенков, Пантелей, Сдвижков

МПК: G11C 27/00

Метки: анаголовое, запоминающее

...- 1ЕлЬ С 4 СЙ 12 Схема генератора 3 предназначена для получения линейно нарастающего напряжения О с переменной дискретной крутизной на период времени работы устройства запоминанияТранзистор 9, включенный на схеме с общей базой, является источником постоянного тока, величина которого задается резистором 12 или резистором 13 и источником 16 питания .Источник 15 питания обеспечивает режим работы транзистора 8.Транзисторы 6, 8 и 7 выполняют функции электронных ключей, обеспечивающие временные параметры линейно нарастающего напряжения на коыденсаторе 14 . жения; на фиг . 3 - графики запоминания напряжений .Устройство содержит триггеры 1 и 2, генераторы 3 и 4 линейно изменяющегося напряжения нуль-орган 5 .Первый генератор 3 линейно...

Номер патента: 801101

Опубликовано: 30.01.1981

Авторы: Нестерук, Потапов, Теницкий

МПК: G11C 15/00

Метки: запоминающее, логическое

...соединены с шиной 40 стробирования, а их выходы - с выходными шинами 41 логического запоминающего устройства и с входами выходного элемента ИЛИ 42, выход которого подключен к функциональному входу элемента И 43. Управляющий вход элемента И 43 соединен с шиной 44.сброса, входы управляющих элементов ИЛИ 15 и 16- соответственно с шинами 29,30,37 и 27, 28, 36 управления.Регистры 19 и 31 имеют шины 45 и 46 сдвига, регистр 38 регенерации- шину 47 сброса, 1-е, (и+1)-й и (и+ +2)-й разряды регистра 19 - входные шины 48 и 49, регистр 31 слова - входные шины 50. Первые входы двухвходовых переключателей 51 соединены с шиной управления 52, а второй вход и выход каждого 1-го (1-7; и) переключателя подключены соответственно к выходам 1-го разряда...

Номер патента: 803009

Опубликовано: 07.02.1981

Авторы: Контарев, Литуев, Маслов, Храмов, Щетинин

МПК: G11C 11/00

Метки: замещениемдефектных, запоминающее, ячеек

...сдвига определяется числом дефектов.Режим считывания информации. По заданному адресу считываются информа ционный код из блока памяти 1 и код отказон из блока памяти 2. Код отка 65 зов поступает в регистр отказов иблок приоритета 5. В соотнетотвиис кодом отказов сдвигается информационный код влево по частям в зависимости от приоритетов отказов также как и в режиме записи, но с приоритетом от младших разрядов к старшим. При этом число тактов сдвигаравно числу дефектов. По окончаниипроцесса свертки блок индикации9 выдает сигнал об окончании свертки и число из РРС передается ноннешние блоки. Таким образом, какв процессе считывания, так и впроцессе записи число тактов сдвигастрого соответствует числу дефектов,что позволяет значительно...

Номер патента: 803010

Опубликовано: 07.02.1981

Авторы: Журавский, Таран, Тростянецкий

МПК: G11C 11/00

Метки: запоминающее

...8 одноименных разрядов накопителей 1 объединены и подключены к выходным разрядным шинам б и к первым выводам разрядных резисторов 3, другие выводы которых подключены к шине 9 питания. Адресные входы накопителей 1 соединены с адресными шинами 4, с которыми соединены также адресные входы дешифратора 2, Выходы дешифратора 2 соединены с входами 10 накопителей.По адресным шинам 4 поступает код адреса. Старшие разряды адреса, поступающие на дешифратор 2, а также отрицательный импульс на шине 20 управления 5 обеспечивают появление отрицательного импульса на одном из выходов дешифратора 2. При этом срабатывает один из накопителей 1, соединенный по входу 10 с возбужденным выходом дешифратора 2. Выдача информации на выходные разрядные...