Патенты с меткой «запоминающее»

Номер патента: 763977

Опубликовано: 15.09.1980

Автор: Барашенков

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...10 и по адресной шине 11 на третий вход первого накопителя 1 и первый вход второго накопителя 2, а также начальная нулевая" установка второго сумматора 5, первого сумматора Э, счетчика 4 и блока управления 6 сигналом по шине сброс 8, при этом на четвертый вход второго накопителя 2 из блока управления 6 подается код "1 ф,который обеспечивает инвертирование кода, считываемого из этого накопителя.Устройство подготовлено для первого цикла контроля. При подаче сигнала обращения по шине 10 происходит считывание информации иэ первого накопителя 1 Лри этом образуется разность между записываемой информацией на шине записи 9 первого накопителя 1 и считываемой информацией. Эта разность накапливается в первом сумматоре 3.Считываемая из...

Номер патента: 765814

Опубликовано: 23.09.1980

Автор: Чунин

МПК: G06G 5/00

Метки: запоминающее, пневматическое

...открытый кладан 1, трехмембранное реле 2. с выходным каналом 3, дроссель 4, повторитель (давления)5 с проточной и глухой камерами,Выход б клапана 2 соединен; с словыми камерами реле 2, Нормальнозакрытое сопло реле 2 соединено каналом 7,с выходом повторителя 5.управляющая камера реле 2 соедина каналом 8 с управляющей камеройклапана 1 и с каналом 9 командногосигнала, Вход клапана 1 соедвходным каналом 10 устройствход повторителя - с выходнымналом 11. Имеется канал питаустройство работает следующимобразом.765814 Составитель Н. Ланин Ре акто Н, Катаманина Тех е А Щенанская Ко ректо М. демчикЗаказ 65 0 45 Тираж Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и .открытий .113035 Москва Ж 35 Ра ская наб. д. 4 5Филиал ППП...

Номер патента: 765875

Опубликовано: 23.09.1980

Авторы: Жучков, Иванов, Косов, Монахов, Савельев

МПК: G11C 11/00

Метки: запоминающее, полупостоянное

...с первым выходом второго счетчика 14, с выходом триггера разрушения записи 11 и с первым входом седьмого элемента И 15, второй вход которого соединен с первым выходом блока задержки 12. Блок задержки 12 также связан со счетчиком 14, подсоединенным, в свою очередь, к третьему элементу ИЛИ 16, и с восьмым элементом И 17. Второй вход восьмого элемента И 17 связан с триггером считывания 18, а выход - с первым входом четвертого элемента ИЛИ 19, выход которого соединен с формирователями отрицательных линейных токов 20. Выход пятого элемента И 9 подключен к формирователям положительных линейных токов 21, связанных как и формирователи отрицательных линейных токов 20 с накопителем 22. Выход триггера записи 6 связан с четвертым и пятым...

Номер патента: 765876

Опубликовано: 23.09.1980

Авторы: Иванов, Косов, Монахов, Савельев

МПК: G11C 11/00

Метки: запоминающее

...Цифровыевычислительные машины. М., Знергия,1975, с. 72 (прототип);, С .выходов элементов согласования 7 соответствующие потенциалы подаются насумматор 8. Величина сумматорного напряжения на выходе сумматора 8 всегда будет пропорциональна количеству 1 в коде числа, доданного на запись в накопитель 1, Зто напряжение поступает на блок местного управления 9, который и отрабатцвает управляющий сигнал в зависимости от тяжести нагрузки на источник питания 10,Таким образом, в случае отсутствия в запоминающем устройстве предложенных схем при записи, к примеру, всех 1 в коде числа, уменьшается питающее напряжение, что ведет к недозаписи, а установка номинала питающего напряжения по некоторому среднему значению, т. е. из расчета половиныи О в...

Номер патента: 765878

Опубликовано: 23.09.1980

Авторы: Кузнецов, Хлюнев

МПК: G11C 17/00

Метки: долговременное, запоминающее

...вход блока управления 8 соединен с управляющим входом устройства, а второй его вход подключен к выходу элемента И 7.Выходы блока управления 8 подсоединены к соответствующим управляющим входам регистра адреса 1, регистра текущего 46 адреса 2, дешифратора 4, регистра числа 11, к третьеку вхолу блока усилителей считывания 6.Устройство работает следующим образом.На регистр адреса 1 поступает код адреса числовой ячейки, хранимой в одном из накопителей, а на блок управления 8 - сигнал обращения к устройству, Код старших разрядов адреса, установившийся на регистре адреса 1, поступает непосредственно на пер- зо вые входы схемы сравнения 3 и на входы дешифратора 4, а код младших разрядов - на управляющие входы выходного коммутатора 1 О.При...

Номер патента: 765880

Опубликовано: 23.09.1980

Авторы: Вагнер, Плеханов, Сидоров

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...(см, фиГ. Зл).Под действием этого сигнала происходитвторая запись в запоминающий элемент 7, рабочая точка которого перемещается в положение 3 (см. фиг, 2). В этом же такте 3 7%880Г 1 редлагаемое устройство (см, фиг. 1)содержит вычитающий блок 1, суммирующий блок 2, два фиксатора уровня 3 и 4,блок управления 5, блок записи 6, запоминающий элемент 7 и блок считывания 8,Устройство работает следующим образом.Весь интервал времени записи информации в запоминающий элемент 7 состоит изнескольких временных интервалов, каждыйнз которцх состоит из двух тактов - разрушающего считывания и записи. При этомработа аналогового запоминающего устройства описывается системой нелинейных разиостных уравненийкап(ь) =хвх+Хзв 1)-хвжмхвьеЬ) 1(.хзв 1 Л (1)при...

Номер патента: 765881

Опубликовано: 23.09.1980

Авторы: Незамаев, Сидоров

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...сигналы на входы блока 2 выбора адресов, который обеспечивает последовательность выбора элементов памяти накопители 1 и осуществляет запись значений входного сигнала, соответствующих моментам квантования.В режиме считывания блок 2 выбора адресов по сигналам с блока управления 3 обеспечивает считывание записанной информации с первого элемента памяти накопителя 1. Сигнал с этого элемента памяти поступает на вход блока .считывания 5, свыхода которого напряжение .1 з через ключ 7 по сигналу с блока управления 3 запоминается элементом памяти 10. Далее по сиг. налам с блока управлении 3 ключ 6 обеспечивает подключение источника 8 эталонного напряжения к блоку записи 4. Напряжение .) о этого источника выбирается таким, чтобы в элемент...

Номер патента: 765882

Опубликовано: 23.09.1980

Авторы: Агеев, Крештал, Ромашев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...4.Выход интегратора 3 соединен с информационным входом блока слежения-хранения5. Управляющий вход блока 5 и управляющий вход ключа 4 подключены к соответствующим сиихронизирующим выходам блока управления 2, Выход блока слежения-хранения 5 является выходом АЗУ.Устройство работает следующим образом.Блок управления 2 непрерывно вырабатывает ток считывания (см. фиг. 2, а) исинхронизирующие импульсы синх. 1 исинх. 2 (см. фиг. 2,б, в), С приходом команды Запись блок управления 2 вырабатывает импульсы сброса (стирания) старой информации и записи новой. После записи на выходе ячейки памяти 1 устанавливаются импульсы напряжения (см, фиг. 2, г).Ключ 4 работает синхронно с током считывания, т. е. он замкнут в течение одного полупериода тока...

Номер патента: 767836

Опубликовано: 30.09.1980

Автор: Шрайбман

МПК: G11C 11/00

Метки: буферное, запоминающее

...памяти,Выходы А О дешифраторов подключены ко входам элемента 13 ИЛИ, выход которого соединен с установочными входами (У-входы) выходного регистра 14. Установочный вход выходного регистра 14 предназначен для обеспечения единичного или нулевого состояния в зависимости от выбранного 4для сообщения кода маркера начала насоответствующем его выходе. Управляющиевходы дешифраторов 5, 8, предназначенныедля стробирования их входов А ь , А" ьсоединены соответственно с выходами УУ блока управления. Управляющие входыдешифраторов 5, 8, предназначенные длястробирования их выходов Ар, соединенысоответственно с выходами У, У блокауправления,.Слова сообщения, сопровождаемые синхроимпульсами записи 3, поступают параллельно-последовательно от источника...

Номер патента: 767840

Опубликовано: 30.09.1980

Авторы: Беляков, Журавлев, Пресняков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...3 и далее на выходные шины, так как на третьи входы коммутаторов 3 в этом случае с выходов соответствующих элементов 5 И подается нулевой управляющий сигнал, разрешающий йрохождение информации с первых входов на выходные шины коммутаторов 3.Предлагаемое устройство позволяет произвести коррекцию информации по несовпадающим адресам каждого из гп основных запоминающих модулей 1. Это означает, что по данному адресу возможна коррекция информации одного из гп основных запоминающих модулей 1, При этом предварительно по данному адресу в основной запоминающий модуль 1 заносится единичная информация, а в дополнительный запоминающий модуль 4 по тому же адресу заносится правильная информация.Рассмотрим как работает устройство в этом случае,По...

Номер патента: 767841

Опубликовано: 30.09.1980

Авторы: Кардащук, Карманов, Корсунский, Липилин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...соответствующего данному состоянию. При поступлениина дешифратор по входу 15 строб-импульса чтения выбранный выход деширатора через открытый ключ подключается к источнику потенциала, аостальные выходы эаэемляются.Строб-импульс по входу 15 поступаеттакже на ключ 14, который подает навыход дополнительной диодной сборки 13 высокий потенциал, в результате чего все ее диоды смещаются в 10 рбратном направлении и практическине влияют на процесс считывания,протекающий так, как и в устройствепрототипе. С выбранного выхода де-,шиФратора 3 высокий потенциал пода ется на соответствующие выходныешины накопителя 1 через диоды, подключенные к выбранной входной шине.Время установкивысокого потенциала на выходных шинах определяется 2 О процессом...

Номер патента: 767844

Опубликовано: 30.09.1980

Авторы: Тимкин, Финогенова

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...выход второго ключа соединен с шиной нулевого потенциала, причем дифференциальный усилитель содержит усилительный каскад, выполненный на четырех П -р-й-.транзисторах, включенных по каскадной схеме, трех генераторах тока, первый из которых выполнен на-и-Р-транзисторе и резисторе, а второй и третиР - соответственно на и -Р-и-транзисторе и резисторе, стабилитрон и нагрузочный элемент, например резистор, через который коллектор первого о -р-п о -транзистора усилительного каскада соединен с пОложительной шиной питания, коллектор второго П -р-П- транзистора усилительного каскада соединен с коллектором Р-о-р-транзис тора первого генератора тока и через стабилитрон с выходом дифференциального усилителя и коллектором п-р-птранзистора второго...

Номер патента: 767845

Опубликовано: 30.09.1980

Авторы: Слюсарь, Токарев

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...ИЛИ 23.1Выходы элементов Неравнозначность. 22подключены ко входам элементов ИЛИ 23,а входы элементов 22 и выход элементов ИЛИ 23 - соответственно ко входам и выходу блока 14 анализа декодируемых сигналов.Устройство работает следующим образом,Блок 12 кодирования предназначендля Формирования дополнительных (контрольных) разрядов информационногослова, записанного в регистр 13 слова.Блоки 2 и 3 предусмотрены для обнаружения и исправления ошибок э считываемой из накопителя 1 информации.Обнаружение ошибок осуществляетсяблоком 3 анализа ошибок, исправлениеблоком 2 коррекции ошибок.Имитатор 15 сигналов ошибок служит для Формирования сигналов, имитирующих неисправность накопителя 1или элементов И 16,Блок 14 производит анализ работоспособности...

Номер патента: 769620

Опубликовано: 07.10.1980

Автор: Каплун

МПК: G11C 19/00

Метки: буферное, запоминающее

...записи с шины 17 осуществляется сдвиг записанной ранее информации на один шаг в сторону старших разрядов памяти, а в младший регистр 1, заносится новое слово данных, и содержимое счетчиков 8 и 9 соответствующего блока 7 увеличивается на 1. Таким образом, процесс продолжается до момента снятия сигнала на шинах 12, - 12 После этого источник выставляет уровень 1 на шине 12 следующего приемника и выполняет запись нового блока данных. Счетчики 9, - 9 блока 7 продолжают накапливать 1 по любым сигналам записи, сохраняя, таким образом, адрес начала своего блока данных, который смещается в сторону старших регистров 1, - 1 устройства, По мере поступления новых слов данных один из счетчиков адресного блока 7 выбранного приемника накапливает...

Номер патента: 769621

Опубликовано: 07.10.1980

Авторы: Летов, Ткаченко

МПК: G11C 19/00

Метки: буферное, запоминающее

...с триггерами состояния 4 для каждого регистра 1,первые одни 5 и первые другие 6 элементыИ, первые элементы ИЛИ 7, второй элемент ИЛИ 8, первые 9 и второй 10 разностные элементы, вторые элементы И 11, шинусброса 12 и тактовую шину 13.В исходном состоянии запоминающие регистры 1 и триггеры состояния 4 обнуленышиной сброса 12, элементы И 5, 6 и 11 открыты, на выходе второго элемента ИЛИ 8сигнал о наличии информации на входеустройства отсутствует, а на выходе всехразностных элементов 9 и 10 удерживаетсяуровень логической единицы,Поступившая на вход информация беспрепятственно проходит через элементы И5 и 6 до последнего запоминающего регистра 1, в котором и записывается заднимфронтом импульса на выходе элементаИЛИ 8, который одновременно...

Номер патента: 769622

Опубликовано: 07.10.1980

Автор: Авдюхин

МПК: G11C 11/00

Метки: запоминающее

...функциональных возможностей предположение о том, что байты, входящие в состав одного слова, располагаются в соседних группах разрядов. Поэтому, если формат слова задан в виде количества Входящих в него байтов г, то с выхода блока 12 на входы блока 13 поступает А-разрядное слово, младшие г разрядов которого равны единице, а старшие Й - г разрядов равны нулю. Следовательно, к блоку 13 не предьявляется требование осуществления циклического сдвига (см. фиг. 1). В противном случае блок 13 должен обеспечивать циклический сдвиг на г разрядов (г = О, 1, й - 1), для чего требуется й групп по й двухвходовых элементов И,Блок 11 управления коммутацией состоит из двух дешифраторов 15 ц 16 на Уг выходов каждый, причем г-й выход дешифратора...

Номер патента: 769623

Опубликовано: 07.10.1980

Авторы: Бостанджян, Ключевич, Перельмутер

МПК: G11C 11/00

Метки: запоминающее

...управления питанием, сигнализируя о падении напряжения. Через промежуток времени, необходимый для окончания начатого никла ЗУ, блок управления питанием от 5 15 20 25 3 О 3 40 45 55 6 о 05 ключит источник питания шинния 4,В то же время импульс из блока формирования упреждающего сигнала поступитна вход блока формирования импульса запрета и, через элемент задержки, необходимой для окончания цикла ЗУ, запуститформирователь длительности импульса,сигнал с которого, поступив на второй вход8 генераторов тока, запретит запуск этихгенераторов,Сигнал па втором входе 8 генераторовтока присутствует до тех пор, пока напряжение шины питания 9 поддерживает навыходе блока формирования и стабилизации постоянного напряжения уровень, необходимый для работы...

Номер патента: 769624

Опубликовано: 07.10.1980

Авторы: Виталиев, Смирнов, Софийский

МПК: G11C 11/00

Метки: запоминающее

...синдрома 5и 5 (1) . Синдром 5 , равный 5 (1)Я 5 (1), поступает далее через дополнительные двухканальные переключатели 13 на дешифратор 11, в то время как синдром 5 (1) поступает на дешифратор 12, Управление режимом работы переключателей 13 осуществляется элементом И 21, который при обнаружении двух- кратной ошибки формирует либо сигнал, разрешающий прохождение через переключатели 13 синдром 5 ф (1) =5Я 5 (1), либо сигнал, разрешающий прохождение синдрома 5 (1) .При обнаружении в считанном коде двух- кратной ошибки и наличии в накопителе 18 синдрома 5дешифраторы 11 и 12 расшифровывают соответственно синдромы 5" =5 Я 5(1;), и 5(1), и, таким образом, определяют позиции ошибок в коде числа. Исправление ошибок осуществляется путем передачи...

Номер патента: 769626

Опубликовано: 07.10.1980

Автор: Фурсин

МПК: G11C 11/34, G11C 7/00, G11C 8/10 ...

Метки: выборкой, запоминающее, произвольной

...оазгялттой пшне 8, к алпесной с,поваоттой птттнс 14 ц к алресноц разрядной цптпе 15.Кажлттй летттттфратор 10 цпп 11 (фцг. 6) солетттттт очновхоловые ттнжекццонные цнвептопьт 40, повтооцтелц 41, вьтхолные венттт,ти 42 п многовхоловьте вентили И - НЕ 43. Выходы вентттлей 42 полклточеньт к выхолам цтттнт.т 14 (тт,пи 15 т, а вхо.ты к вьтходам мцоговходовых вентилей 43, входы которых соечинены с выходами соответствуюпцтх цнвертовов 40 и повтортттелей 41, входит которых подкчючены к выхолам соответствхюшцх цнвертооов 40, входы которых по.пключены к вхочам устройства 12 (и,тц 13).Число выходов дешифраторов, соединяемт.тх с алреснымц словарными шинами 14 ц с адреснымп разрядными шинами 15, составляет т=2" для словарного дешнфратора 10 и...

Номер патента: 769627

Опубликовано: 07.10.1980

Автор: Фурсин

МПК: G11C 11/34

Метки: запоминающее

...20 дешнфратора, а выходы - со входами цнжекццонных вентилей 38 (фцг. 6). Выходы вентилей 37 ц 38 соединены с соответствующими шинами 14 дешцфратора 7, Выходы дешцфратора 7 соединены с выходами вентилей 37 ц 38 в последовательности, обеспечивающей полный перебор прямых и инверсных значений двоичных сигналов на входах дешифрато. ра 7, соединенных с адреснымн входами 10 запоминающего устройства.Взаимосвязи между блоками предлагаемого запоминающего устройства и между вентилями позволяют исключить словарные формирователи уровня, усилители записи, усилители считывания, входные и выходные усилители. При этом непосредственно связанные между собой цнжекционные вентили фактически выполняют лишь логические функции ц дают возможность использовать...

Номер патента: 769628

Опубликовано: 07.10.1980

Авторы: Костюк, Прокофьев, Сидоренко, Сирота, Смирнов, Таякин

МПК: G11C 11/40

Метки: запоминающее, мдп-транзисторах, оперативное

...времени 29 осуществляется обработка адреса дешифраторами 9 и 10 и формирование высоких уровней напряжения на одном из выходов дешифратора 9 строк и на одном из выходов дешифратора 10 столбцов. В интервале 31 времени блок 12 обеспечивает на своем выходе высокий уровень напряжения, которое через соответствующий адресный ключ 14 поступает на одну из словарных шин 6, вследствие чего информация из запоминающих элементов 1, находящихся в выбранной строке накопителя, поступает на соответствующие шины 5. Если емкость затвора транзистора 2 заряжена, т. е. в запоминающем элементе хранится 1, то в интервале 31 времени на соответствующую шину 5 передается высокое напряжение от источника питания Е через транзистор 2 и блок 3 адресации. В случае...

Номер патента: 769632

Опубликовано: 07.10.1980

Автор: Кабанов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...работает не в режиме интегрирования, а в режиме хранения запомненного уровня напряжения Уь сформировавшегося на выходе 10 в момент времени 1=1 ь На протяжении всего интервала времени Ы = 1 - 1выходное напряжение будет постоянным иравным /вых=У=сопз 1. При сияи сигнала управления с ключа 5 его переключающий контакт снова отключает от входа 8резистор Зи подключает к нему резистор 4,поэтому при 1) 1 устройство опять работает в режиме интегрирования. В режиме запоминания аналогового сигнала, т. е. при1(Х(1 уровень запоминаемого напряжения остается постоянным длительное времяблагодаря шунтирующему действию резистора 3 на конденсатор 2, так как приростуровня запоминаемого аналогового сигнала, возникающий за счет интегрированияостаточного...

Номер патента: 769633

Опубликовано: 07.10.1980

Автор: Дубицкий

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...памяти, включенный между шиной нулево- щ го потенциала и точкой соединения другого входа дополнительного усилителя и одного из входов основного, соединенного через второй и третий ключи соответственно с источником сигналов и выходом дополнительного усилителя,С замкнутым первым и вторым ключами и разомкнутым третьим устройство охваче но первым контуром отрицательной обратной связи и находится в режиме выборки, ЗО Напряжение на конденсаторе памяти и выходе дополнительного операционного усилителя меняется синфазно с напряжением входного сигнала и мало отличается от него по величине, С замкнутым третьим ключом и разомкнутыми остальными устройство охвачено вторым контуром отрицательной обратной связи и находится в режиме хранения. Напряжение...

Номер патента: 769634

Опубликовано: 07.10.1980

Автор: Солонин

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...в элемент задержки 7, Этот импульс сбрасывает линейно изменяющееся напряжение 13.Как только заканчивается импульс сброса, генератор 2 сразу же формирует новое линейно изменяющееся напряжение 13. Это новое напряжение 13 также сбрасывается, как только сравняется с напряжением одиночного процесса 12. Это продолжается на протяжении всего одиночного процесса 12. В результате в элемент задержки 7, имеющий длительность задержки, большую, чем длительность одиночного процесса 12, записываются импульсы одинаковой длительности на разных расстояниях один от другого. Эти расстояния несут информацию об амплитуде квантов одиночного процесса 12, т. е. об амплитуде треугольных импульсов 14. Циркулируя в элементе задержки 7, импульсы управляют...

Номер патента: 769635

Опубликовано: 07.10.1980

Авторы: Тарасевич, Шевченко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...подаются прямоугольные импульсы с тактовой частотой д, поступающие со второго выхода блока импульсного питания 5. Линейно изменяющееся напряжение треугольной формы с опорной частотой 1 с первого выхода блока импульсного питания 5 подводится к одному из входов ключа 4, другой вход которого соединен со вторым выходом блока импульсного питания 5.Прямоугольные импульсные напряжения второго и третьего выходов блока импульсного питания 5 сдвинуты между собой по фазе на 180,Выходной сигнал ключей 4 и 3, выходы которых объединены, представляет собой поочередную коммутацию входного напряжения У, и опорного сигнала треугольной формы, Этот сигнал поступает на входы элементов 7 и 6. Связь между входами элементов 6 и 7 и выходами ключей 3, 4 является...

Номер патента: 769636

Опубликовано: 07.10.1980

Авторы: Чигирев, Юрковский

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...5. Выходом устройства является выход сумматора 4.15 Устройство работает в двух режимах:записи (запоминания) напряжения и хранения запомненного напряжения.В режиме записи ключ 1 замыкается, ина накопительном элементе (конденсаторе) 5 устанавливается входное напряжение.В течение времени записи на выходе интегратора 3 поддерживается нулевое напряжение. В момент размыкания ключа 1 начинается режим хранения запомненного на пряжения. В режиме хранения вследствие. самопроизвольного разряда накопительного элемента 5 на выходе усилителя 2 формируется изменяющееся во времени напряжение, которое подается на первый вход сум матора 4 и на вход интегратора 3, которьш769636 Формула изобретения Составитель В. Муратоехред А. Камышникова рректор 3....

Номер патента: 769637

Опубликовано: 07.10.1980

Автор: Богатырев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...промежуток времени от моментаокончания имплуьса делителячастоты 8 до момента 1;У, - напряжение на выходе элемента памяти 1 в интервале времени (ь 2) )У, - эталонное напряжение, подаваемое на вход 4 интегратора 2 систочником эталонного напряжения 7.В результате этого на выходе формирователя импульсов 10 в момент 1, появляетсяимпульс, длительность Т которого постоянна. Этот импульс поступает на вход триггера 11 и устанавливает его в состояние логической 1, если в этот момент на другомего входе - высокий уровень напряжения,или состояние логического О в противномслучае, Опорные импульсы генератора 9,импульс формирователя 10 и сигнал с вы-.хода триггера 11 поступают на блок управления 12. Блок управления 12 вырабатывает импульс коррекции,...

Номер патента: 771717

Опубликовано: 15.10.1980

Авторы: Берсон, Кизуб, Марголин

МПК: G11C 11/00

Метки: запоминающее

...адреса 8соединены с дополнительными адреснымивходами 9 устройства, другой входдешифратора адреса 8 подключен кстробирующему входу 11 устройства, 15а выход - к адресным шинам 10. Входы 13 элементов И-НЕ 12 соединеныс выходами 5 накопителей 1, а выходы 14 - с выходами устройства,Первый унифицированный узел уст- щройствасодержит накопитель 1 иблоки выбора слова 3.Второй унифицированный узел устройства содержит дешифратор адреса8, а третий унифицированный узел уст,ройства содержит элементы И-НЕ 12.Накопитель 1, содержащий а словпо и разрядов, выполнен на интегральных схемах со встроенными схемами управления.Применение унифицированных узлов 30позволяет увеличивать емкость запоминающего устройства, например, вшесть раз по сравнению с...

Номер патента: 771719

Опубликовано: 15.10.1980

Автор: Кирпичев

МПК: G11C 15/00

Метки: ассоциативное, запоминающее

...из ячеек с пернойпо восемнадцатую не разрешается, таккак в 1-ой - 10-ой; ячеиках полностьюотсутствует признаковая информация, ав 11-ой - 18-ой ячейках записанная 20информация из-за отсутствия выборкипервых десяти ячеек. не выбирается,Но по наличию единицы на выходе регистра опроса 22 хотя бы в одном из,разрядов срабатывает элемент и 15девятнадцатой ячейки и соответственно элементы И 15 двадцатой и тридцатой ячеек накопителя 2. При этом посигналу с выхода элемента И 15 двадцатой ячейки, который; пройдя черезэлемент ИЛИ 19 двадцать первой,ячейки, поступает на управляющий входее коммутатора 25-1, в 51-ый разрядуказанной двадцать первой ячейки носновной элемент памяти 3 записывается единица, выполняющая Функцию выборки этой ячейки при...

Номер патента: 771720

Опубликовано: 15.10.1980

Авторы: Балашов, Варлинский, Волкогонов, Степанов

МПК: G11C 15/00

Метки: запоминающее, логическое

...канал связи, единичный, то из ячейки постоянного накопителя считывается строка матрицы йи суммируется но модулю два с цельюполучения многочлена проверочных символов г(х), который после выдачи всехинформационных символов выдается вканал связи. Кодирование заканчивается выдачей всех .символов, образующихкодовую последовательность. При декодировании кодовая последовательностьпринимается иэ канала связи; Посленрцема каждого кодового символа производится опрос постоянного накопителя, при этом, если принятый символединичный, то из ячейки постоянногонакопителя считывается строка матрицы Н и суммируется по модулю .дватс целью получения локатора ошибки3(х 1, который определяет позицию ошибки в принятом многочлене. После приема всех символов...