Патенты с меткой «запоминающее»

Номер патента: 1001173

Опубликовано: 28.02.1983

Авторы: Гизатуллин, Иванов, Кирсанов, Кренгель, Пермитин, Федосов, Хорьков

МПК: G11C 11/403, G11C 7/00

Метки: динамическое, запоминающее, полупроводниковое

...накопителя 16, связанных с адресами выбора строки матрицы накопителя информации. При этом на управляющие входы первого и третьего коммутаторов 13 и 15 с выхода первого формирователя б в режиме ОБРАЩЕНИЕ поступает такой уровень напряжения, который разрешает прохождение информации через коммутаторы 13 и 15 с второй группы входов Работа третьего коммутатора 15 по передаче информации на выход со стороны второй группы входов аналогична работе первого и второго коммутаторов 13 и 14. При поступлении, например, высокого уровня напряжения на управ ляющий вход третьего коммутатора 15 (Фиг.2) по первым входам открыты элементы И 19 первой группы 18, что обеспечивает прохождение инфорМации с второй группы входов коммутатора 50 15 через элементы...

Номер патента: 1001174

Опубликовано: 28.02.1983

Авторы: Колесник, Масленников, Тужилова

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...по числу выходов блоков памяти.Устройство работает следующим образом.При поступлении адресных сигналов на входы 7 в блоках 1 памяти начинается процесс выборки информации, при этом на выходах блоков 1 появляется случайная информация, соответствующая переходному процессу. Одновременно сигнал, поступивший на вход б, запускает генератор 9, сигналы с выхода которого разрешают прохождение информации с выходов блоков 1 через элементы И 10 на информационные входы схемы 2, которая осуществляет поразрядное сравнение поступающей ин формации. Если переходные процессы в блоках 1 памяти еще не закончились, то информация на выходах блоков 1 случайна и не одинакова, при этом всхеме 2 сравнения нет совпадения ин формации. Следующий сигнал с выхода...

Номер патента: 1001179

Опубликовано: 28.02.1983

Авторы: Дзибалов, Копотилов, Литвиненко, Лукьянов, Щербак

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...устройства, второй усилитель, неинвертирующий вход которого соединен с шиной нулевого потенциала, и ключи, введены параллельно соединенные второй накопительный элемент; например второй конденсатор, и пассивный элемент, например резистор, первый вывод которого соединен с выходом первого ключа, вход первого ключа соединен с выходом первого усилителя и первым входом второго ключа второй вход которого является входом устройства, выход второго ключа соединен с инвертирую щим входом первого усилителя, неинвертирующий вход которого соединен с выходом второго усилителя и с одной из обкладок первого конденсатора, другая обкладка которого соединена с вторым выводом резистора и инвертирующим входом второго усилителя.На чертеже изображена...

Номер патента: 1003142

Опубликовано: 07.03.1983

Авторы: Акинфиев, Виноградов, Глаголев, Крючков, Павлов

МПК: G11C 11/34

Метки: динамическое, запоминающее, оперативное

...селектор 4, предназначенный для, выделения тактового сигнала обращения, регистр 5 сдвига, дешифратор6 адреса, регистр 7 управляющих сигналов, блок 8 местного управления,состоящий из элементов И, блоки 9 памяти, Формирователь 10 сигналов, предназначенный для управления регенерацией, и мультиплексор 11.На Фиг.1 обозначены адресный вход 12, вход 13 записи вход 14 чтения, выходы 15 устройства, вход 16 регенерации, вход 17 синхронизации и информационные входы 18 устройства и выход 19 формирователя сигналов.Селектор 1,фиг.2) содержит первый 20 триггер с установочным входом 21, второй 22 триггер и элемент И 23 с выходом 24.Формирователь сигналов содержитфиг.3) генератор 25 сигналов, счетчик 26 и элемент И 27,Каждый блок 9 памяти. имеет...

Номер патента: 1003143

Опубликовано: 07.03.1983

Авторы: Буздин, Кеворкова, Климушин, Летников, Флидлидер, Янков

МПК: G11C 11/40

Метки: запоминающее

...работу устройства при поступлении на него втррого управляющего сигнала с входа "Память".35Запоминающее устройство содержит элементы 1 и 2 памяти ЭП), на основе ХСП, элементы И 3 и 4, триггер 5,43 4 элементы ИЛИ 6, 7 и 8. Вход 9 запоминающего устройства соединен с первыми входами элементов И 3 и 4 и первыми входами элементов ИЛИ 6, 7 и 8.Вход 10 запоминающего устройства подключен к вторым входам элементов И 3и 4. Первые выводы ЭП 1 и 2 подключены к общей шине, вторые выводы соединены с выходами элементов И 3 и 4и входами элементов ИЛИ 6, 7 или7 8 соответственно. Третий входэлемента ИЛИ 7, соединен с входомсинхронизации 11. Выходы элементовИЛИ 6, 7 и 8 связаны с входами Э, Си К триггера 5. Прямой и инверсный вьходы триггера 5 соединены с...

Номер патента: 1003145

Опубликовано: 07.03.1983

Авторы: Кауров, Шаверин

МПК: G11C 19/00

Метки: буферное, запоминающее

...на единичном выходе первого триггера 2 и на ну.- левом выходе второго триггера блокируют первый элемент И-НЕ 4 и согнал перезаписи информации во второй регистр 1 заканчивается, при этом раз5 1 ОО 31 блокируется второй элемент И-НЕ сигнал на выходе которого разрешает перезапись информации в третий ре гистр 1 з, Таким образом, осуществляется последовательный сдвиг информации, поступившей в запоминающее уст. ройство, до регистра, элемент И-НЕ 4 схемы управления которого заблокирован сигналом с нулевого выхода триггера схемы управления следующего регистра. После окончания сигнала перезаписи информации в последний регистр 1 п и при наличии сигналов на входах12 и 13 триггер схемы управления последнего регистра возвращается в ис.- ходное...

Номер патента: 1003147

Опубликовано: 07.03.1983

Авторы: Сидоров, Шахтшнейдер

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...Функциональная схема устройства.Схема содержит блок 1 формирования адреса, блоки 2 и 3 памяти, цифроаналоговый преобразователь 4, сумматор 5, коммутатор 6, блок 7 вычитания и блок 8 управления.Устройство функционирует следующим образом,В режиме записи на вход устройствапоступает сигнал на вход блока 7,который вместе с блоком 1 формирования адреса, коммутатором 6 и цифроаналоговым преобразователем 4 образуют вместе схему аналого-дискретного преобразования. Из выходного сигнала блока 7 в блоке 1 формируетсякодовый сигнал.Аналоговый сигнал, соответствующий этому кодовому сигналу вырабатывается преобразователем 4 и сравнивается с сигналом на блоке 7. Величина сигнала на выходе блока 7при этом не будет превышать однойдискреты...

Номер патента: 1003148

Опубликовано: 07.03.1983

Автор: Краковский

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...второйнакопительный элемент на конденсаторе,одна из обкладок которого соединенас шиной нулевого потенциала, другаяобкладка конденг.атора соединена с неинвертирующим входом второго опера 45ционного усилителя выход которогосоединен с выходом второго ключа и синвертирующим входом первого операционного усилителя, вторые входы первого и второго ключей соединены с пер 50вой шиной управления, и вторую шинууправления, введены третий и четвертый ключи, первые входы которых соединень с выходом первого ключа второй вход третьего ключа соединен спервой шиной у равлсния, выход третье.Го ключа соедиеч с н 1 Нвертирующимвходом втсрэг з сперц оног усилителя, втооой вх, четв р 1 г ключа сое -8 фдинсн с второй шиной управления, выход четвертого...

Номер патента: 1003151

Опубликовано: 07.03.1983

Авторы: Быценко, Мищенко

МПК: G11C 29/00

Метки: записи, запоминающее, информации, контролем

...распределителя импульсов соединен с выходом блока местного управления, адругие выходы подключены соответствен 151 4но к входам регистра числа, Формирователя сигналов записи и регистра адреса.На чертеже представлена Структурная схема предлагаемого устройства.Устройство содержит накопительблок 2 местного управления, блок 3контроля, регистр 4 числа, распределитель 5 импульсов, формирователь 6сигналов записи, элемент И 7, регистр8 адреса, дешифратор 9 адреса. Устрой.ство имеет входы 10-12 и выходы 13и 14,Устройство работает следующим образом,По сигналам на входе 10 блок 2местного управления синхронизирует ргботу устройства в процессе записи.По сигналам от блока 2 распределитель5 Формирует последовательность синхронизирующих импульсов, с...

Номер патента: 1005060

Опубликовано: 15.03.1983

Авторы: Бондаренко, Горбачев, Жуков, Хавкин

МПК: G06F 11/10

Метки: запоминающее, информационного, команд-процессор, тракта

...ЦВМ ю последовательных запросов (где в - число ячеек в зоне),позволяющиМ произвести считываниевсех слов неисправной зоны. Это позволяет произвести на сумматоре 4поразрядное суммирование по модулюдва неисправного слова со всей заданной зоной ЗУ,После окончания суммирования иполучения исправленной информацииблок б управления закрывает входныеэлементы,И 3 и открывает выходныеэлементы И 5, что позволяет переписать исправленную информацию ввыходной регистр 1 ЗУ.Одновременно с этим происходит:обращение к устройству прерыванияпрограмм, по которому происходит 5 восстановление в счетчике команд адреса отказавшей ячейки. Кроме то-го, происходит запуск. блока управления памятью. Этот блок вырабатывает управляющие сигналы для блока 8 памяти запрос,...

Номер патента: 1005186

Опубликовано: 15.03.1983

Авторы: Плясов, Середа

МПК: G11C 11/00

Метки: запоминающее, трехканальное

...элемента 13.Код щ старших разрядов адреса на входах 22 1 фиг.1 и Фиг.2) п 1 Фос 21, где Р - число секций блока 4 )поступает на адресные входы блока 12 (фиг.1) и на его выходах появляется код содержимого ячейки памяти соответствующей щ старшим разрядам адреса. В начальном состоянии все ячейки памяти блока 12 содержат код "1111" (входы установки кода на Фиг.1 условно не показаны).При отсутствии отказов в блоке 4 триггеры 10, 11 не срабатывают и код поступает на контрольные выходы устройства, свидетельствуя об отсутствии отказов, а второй, третий и четвертый разряды кода поступают на управляющие входы мажоритарного элемента 13, задавая мажоритарный режим работы. При этом на информационных выходах устройства (на фиг.1 показан один из...

Номер патента: 1005191

Опубликовано: 15.03.1983

Автор: Юрченко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с выходом второго ключа и с первым входом первого усилителя, второй вход которого соединен с пер вым входом второго ключа, с первым входом делителя напряжения и с шиной нулевого потенциала, второй вход второго ключа соединен с выходом делителя напряжения, второй вход которо; 50 го подключен к выходу и к первому входу второго усилителя, второй вход которого соединен со вторым выводом второго резистора и с выходом первого ключа, вход которого соединен с выходом блока сравнения, дру 55 гой вывод третьего резистора соединен с первым входом блока сравнения.На чертеже представлена функциональная схема предложенного устройства.60Устройство содержит блок 1 сравнения, делитель 2 напряжения, ключи 3 и 4 накопительные элементы, например...

Номер патента: 1005192

Опубликовано: 15.03.1983

Авторы: Алексеев, Исаев, Огнев, Розанов, Сильвестров

МПК: G11C 29/00

Метки: запоминающее, обнаружением, отказов

...блоком 3 и поступающего на вход триггера 58.Цикл записи в режиме диагностирования не отличается от цикла записи в рабочем режиме.При считывании на одни входы схемы 8 сравнения подается образцовое тест-слово из формирователя 2, а на другие входы через мультиплексор 7 считываемая иэ блоков 1 памяти информация. Схема 8 сравнения выдает на выход "1 ф в разрядах, где произошло несравнение; и-разрядные груп пы выходов схемы 8 сравнения соединены со входами элементов ИЛИ 9, н если в группе есть хотя бы одна "1 ф, то в разряд регистра 10, соответствующий данной группе (или блоку 1 памяти), записывается ф 1". Одновременно элемент И 19 также вырабатывает сигнал "1 ф и в регистр 11 записывается адрес блоков 1 памяти, ,образующих одно слово...

Номер патента: 1005193

Опубликовано: 15.03.1983

Автор: Конопелько

МПК: G11C 29/00

Метки: запоминающее, самоконтролем

...микросхеме памяти данного слова единичный блок информации.П р и м е р 1 ; Пусть М = 16, Ь = 4, и = 16 , Й = и = 4, т е.4при построении накопителя с длиной слова в 16 разрядов используется четыре ИМП с четырьмя шинами записи-считывания каждая и пусть в накопитель записывается информация 1000 1100 0010 1111.Тогда в контрольные разряды записывается информация 1001, так как100011000010 11111 0 0 1 по модулю два,а в 6 контрольные. разряды,ваписывается информация 0001, так как только в четвертом блоке записи подлежит единичное слово.Таким образом, в накопитель заносится слово 1000 1100 0010 11111001 0001,В режиме считывания йнформациивыходные данные по шинам 9, 10, 14подаются на блок 11 контроля и одновременно на элементы и 13. Блоком...

Номер патента: 1005223

Опубликовано: 15.03.1983

Авторы: Елинсон, Мадьяров, Малахов, Покалякин, Терешин

МПК: H01L 29/15, H01L 45/00

Метки: запоминающее, полупроводниковое

...к увеличению количесгвв элементов схемы управления и к удорожанию такого запоминающего устройства.Целью изобретения является повышение стабильности работы и увеличение огно- у щения сопротивлений в выключенном и включенном состоянии,Уквзанная цель постигается тем, что в полупровоцниковом запоминающем устройстве на основе гегероперехоцв иэ 1 О вырожценного полупровоцникв и невырожценной полупроводниковой пленки с ловушками в запрещенной зоне, содержащемконтактный элемент, соэцвющий потенциальный барьер с невырожценным полу- И провоцником, межцу вырожценным полупровоцником и невырожценной полупровоцниковой пленкой введен слой иэ теннельно-прозрачного диэлектрика.Туннельно-прозрачный циэлекгрик 2 ф . может быть выполнен иэ 510 . В случае...

Номер патента: 1008791

Опубликовано: 30.03.1983

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...12 со стоками ключевых транзисторов 7, затворами и истоками нагрузочных транзисторов 8 соответствующих адресных усилителей 6, стоки нагрузочных транзисторов 5 и 8с дешифраторов 3 и адресных усилителей 6 подключены к источниху 27 постоянного питания, Два входе блока элементов И 16 подключены к выходам одного из адресных усилителей 6, а выход - к первому входу первого формирователя 21 управляющих сигналов. Блок 17 разрядных ключей содержит блох элементов ИИЛИНЕ (транзисторы 4 и 5) и шину 13 строки с максимально возможным в накопителе числом подключенных к ней затворов транзисторов 2, стоки которых соедине3 3.0087ны с соответствующими шинами 14 столбцов, а истоки - с истоками транзисторов2 накопителя 1, Два входа блока ИЛИНЕ подключены к...

Номер патента: 1008792

Опубликовано: 30.03.1983

Автор: Обертинский

МПК: G11C 11/48

Метки: запоминающее

...за счет взаимодействиятолько одного полюса постоянного магнита с одним полюсом электромагнита; ненадежная фиксация постоянного магнитав режиме записи информации "На ходу"(при движении адресоносителяу, так какв этом случае начинает проявлятьсяинерционность постоянного магнита (отскакивание от стенок при ударах, проскакивание при фиксации в среднем положенин).Цель изобретения - повышение надежности запоминающего устройства.Поставленная цель достигается тем,что в запоминающем устройстве, содержащем корпус из немагнитного матери ала, в поперечных пазах которого, ограниченных пластинами из магнитомягкого материала, расположены подвижные элементы памяти, магнитосвязанные с управляющими электромагнитами, подвижныеэлементы памяти...

Номер патента: 1008793

Опубликовано: 30.03.1983

Авторы: Давиденко, Комиссаров, Куликов, Победоносцев, Руденко, Солецкий

МПК: G11C 11/00

Метки: буферное, запоминающее

...и 21, фиг, 4). При выполнении соотношений ТрТИ+С и Т )ТИ+й в течение длительности сигналов ЗП и СЧ при любых фазовых соотношениях между ними можно выделить один целый импульс записи У 1 и один целый импульс считывания У 2, разнесенные во времени. Поступая на коммутатор 4, эти, сигналы подключают код с выхода счетчика 2 адреса записи или счетчика 3 адреса считывания на адрес 5 1 о 15 2 о 25 зо З 5 ные входы накопителя 5. Из импульсовУ 1 и У 2 на выходах 22, 25 и 26 блока 1 управления соответственно Формируются узкие стробы записи У 3 (диаграмма 22, Фиг. 3) и по заднимфронтам - тактовые импульсы У 4 и У 5(диаграммы 25 и 26 Фиг. 4). Крометого, на выходах 29 и 30 блока 1 управления Формируются маркеры И 1 иИ 2 (диаграммы 29 и 30, фиг. 4)...

Номер патента: 1010651

Опубликовано: 07.04.1983

Авторы: Васильев, Соболев

МПК: G11C 11/00

Метки: запоминающее, самоконтролем

...с входами второго триггера, прямой и инверсный выходы которого подключены к первым входам первого и второго элементов И соответственно, причем. второй, вход . 65 первого элемента И соединен с выходом генератора тактовых сигналов,вто.рой вход второго элемента И подключен к выходу первого счетчика, входывторого триггера являются соответственно первым и вторым управляющимивходами устройства.На чертеже приведена структурнаясхема устройства.Предлагаемое устройство содержитрегистр 1 ввода, блок 2 памяти соастроенными дешифраторами 3 адресовстрок и столбцов, регистр 4 вывода,генератор 5 тактовых сигналов, первый би второй 7 счетчики, предназначенныедля формирования адресов строк и адресов столбцов соответственно, блок 8контроля, первый 9 и...

Номер патента: 1010652

Опубликовано: 07.04.1983

Авторы: Васильев, Соболев

МПК: G11C 11/00

Метки: блокировкой, запоминающее, неисправных, памяти, элементов

...счетчики коммутатор, первый вход которогоподключен к выходу счетчика и входудополнительного накопителя, второйвход - к Рыходу дополнительного регистра, а выход - к одному из входов блока управления, вход дополнительного регистра соединен с выходомнакопителя, информационный вход которого подключен к выходу формирова теля кодов, входы которого .соединены со входом устройства и одним из выходов блока управления, другие выходы блока управления подключены к управляющему входу дополнительного 45 регистра и выходу счетчика 2 ).Недостатком устройства является низкая надежность, так как оно не позволяет определить неисправность встроенных схем управления запоминающих матриц, дешифраторов строк и столбцов, усилителей записи и считывания и...

Номер патента: 1010653

Опубликовано: 07.04.1983

Авторы: Игошин, Кощеев

МПК: G11C 11/00

Метки: запоминающее

...И соединены с информационными шинами, вторыеые входы - с шиной разрешения записи, третьи входы пятого блока эле4мейтов И соединены с шиной опросаи входом элемента задержки, выходкоторого соединен с вторым входомвторого блока элементов И, третьимивходами четвертого и шестого блоковэлементов, И 21.Не остатками данного устройстваедявляются низкое быстродействие рп иработе с числами двойной разрядтак как для записи или счиывания необходимо два обращения кнакопителю по прямому и инверсномуадресу, ии неэффективное использова-,ние накопителя при записи числа одинарной разряднбсти, так как по инверсным адресам будут записыватьсянули.Цель изобретения - повышение быст,родействия и увеличение информационной емкости устройства. 65 Поставленная цель...

Номер патента: 1010654

Опубликовано: 07.04.1983

Авторы: Верниковский, Конопелько, Лосев, Урбанович

МПК: G11C 11/00

Метки: запоминающее

...шинам йакопителя выходы которого соединены с информационными входами блока считывания и входами блока контроля, вторые, третьи и четвертые входы элементов И являются соответственно входом разрешения записи, входом записи и управляющим входом устройства, а выход первого сумматора по модулю два является выходом устройства, введены группа триггеров и первый триггер, выход которого соединен с управляющими входами триггеров группы, информационные входы которых подключены к выходам блока контроля, а выходы - к другим входам первого блока коррекции, управляющий и установочные входы триггера соединены соответственно с вторыми и с четвертыми входами элементов И.На чертеже представлена функцио-. нальная схема предлагаемого устройства.Устройство...

Номер патента: 1010658

Опубликовано: 07.04.1983

Авторы: Гольцов, Саганенко

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...с шинами опорного напряжения, первые обкладки второго итретьего конденсаторов соединены сшиной нулевого потенциала, выходывторого коммутатора соединены свторыми обкладками конденсаторов,вход второго усилителя соединен свыходами третьего коммутатора, входы, 65 группы которого соединены с вторыми обкладками конденсаторов, второй и третий входы блока управления соединены с выходами компараторов, первые входы которых соединены с входом первого усилителя, а вторые входы компараторов соединены с шинами опорного напряжения.На фиг. 1 изображена функциональная схема предлагаемого устройства; на Фиг. 2 - временная диаграмма, поясняющая работу устройства.Устройство, (Фиг. 1) содержит усилители 1 и 2, ключ 3, коммутаторы 4-6, компараторы 7-9, блок...

Номер патента: 1010659

Опубликовано: 07.04.1983

Авторы: Горшков, Фомин

МПК: G11C 29/00

Метки: автономным, запоминающее, контролем

...записываетсяв накопитель 3 и считывается иэнего на,регистр 6Код с регистра бпоступает на сумматоры 16 по модулюдва, где формируется кодовая комбинация для подтверждения или коррекции содержимого соответствующейячейки памяти призиаковой части 8 .фнакопителя 7. Необходимость этогообусловлена тем, что за.время,прошедшее с,момента записи кодовойкомбинации в признаковую часть 8накопителя 7, в ячейке памяти могли 35отказать еще некоторые разряды.Одновременно код с регистра б поступает на коммутатор 11, с помощьюкоторого производится занесениеразрядов слова из регистра 5, соответствующих отказавшим разрядамячейки памяти, в функциональнуючасть 9 накопителя 7. Затем иэ ячей-.ки накопителя 3 производится считывание прямого кода слова на...

Номер патента: 701343

Опубликовано: 15.04.1983

Автор: Вербовецкий

МПК: G11C 11/42

Метки: голографическое, запоминающее

...голограмм)блок фокусировки луча 12 и оптический блок считывания 13; матрицы 14,15 и 16 фотоприемников. Причем матрица 14 осуществляет регистрацию восстановленной страницы полезной информации, матрица 15 - определение адреса страницы - голограммы на регистрирующей среде при ассоциативном поиске страницы информации, матрица 16определение адреса ассоциативно выбранных слов (блоков слов).Светоделительный элемент 17, например светоделительная призма, чувствительная к плоскости поляризации,или полупрозрачное зеркало, разделяет оптическую схему на канал (1) адресного и ассоциативного считываниястраницы информации, в котором расположена матрица фотоприемников 14 40и канал (11) ассоциативного поискаслова (блока слов) в странице, в котором...

Номер патента: 1012347

Опубликовано: 15.04.1983

Автор: Фирстов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...соединены соответственно спервыми входами операционных усилителей, вторые входы которых соединены свыходами блоков памяти, вторые выходыаналого-цифровых преобразователей являются вторым, третьим и четвертым выходами устройства соответственно, входтретьего блока памяти соединен с выходоключа, входы которого соединены соответственно с выходами второго и третьегооперационных усилителей.На фиг. 1 изображена функциональнаясхема предложенного устройства; нафиг. 2 - вариант функционального выполнения блока памяти; на фиг. 3 - то:же,блока эталонного напряжения 2347 2 Устройство (фиг. 1) содержит блоки 1, 2 и 3 памяти. АБП 4, 5 и 6, операционн ные усилители 7, 8 и 9, блоки 10, 11 и 12 эталонных напряжений, В качестве примера на...

Номер патента: 1012348

Опубликовано: 15.04.1983

Авторы: Белый, Корытный, Осипов

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...входу дифференциальнодифференциального усилителя, второй инвертируюший и второй неинвертирующийвходы которого соединены соответственно с второй обкладкой второго конденсатора и с шиной нулевого потенциала, выход повторителя напряжения является выходом устройства.На чертеже представлена функциональная схема предлагаемого аналоговогозапоминающего устройства.Устройство содержит первый конденсатор 1, второй конденсатор 2, первыйкоммутатор 3, повторитель напряжения 4,резистивный делитель напряжения 5, второй коммутатор 6 и дифференциальнодифференциальный усилитель 7, первыйвход 8, второй вход 9 и выход устройства 10, входы 11-14 дифференциальнодифференциального усилителя 7,Устройство работает следующим образом.При коммутаторах 3 и 6 в...

Номер патента: 1012349

Опубликовано: 15.04.1983

Авторы: Емельянов, Писарев

МПК: G11C 27/00

Метки: аналоговое, запоминающее

...вход регулятора напряжения соединен с первым входом элемента задержки,. с вторым входом элемента обратнойсвязи и с шиной питания, выходы эле 30мента задержки соединены со вторымивходами ключа и преобразователя напряжения, третий вход ключа соединен свыходом регулятора напряжения.На чертеже приведена функциональная схема предложенного устройства. ль- Она содержит ключ 1, блок 2 сравнения, преобразователь 3 напряжения, накопитель 4, щщикатор б, элемент 6 обратной связи, регулятор 7 напряжения,40элемент 8 задержки и шина 9 питания,1 1012Изобретение относится к аналоговойтехнике и может бып использовано длязапоминания уровня электрического напряжения.Известно устройство для сохраненияинформации в блоке оперативной памяти,содержащее блок...

Номер патента: 711886

Опубликовано: 15.04.1983

Авторы: Вербовецкий, Федоров

МПК: G11C 11/42

Метки: ассоциативно-адресное, запоминающее, оптическое

...и т.д., а в качестве адресных систем могут использоваться, например, электрооптическая отклоняющая система матрицы иэлучательных диодов или лазеров, сканлазер и т.д.),блок 4 формирования луча, управляемыйтранспарант 5, осуществляющий пространственно-временную модуляцию светового пучка в соответствии с кодом, предназначенным для запиои информации, или .в соответствии .с признаком опроса при ассоциативном поиске информации, блок б фокусировки луча, 711886.вета. По команде блока 22 пучок света блоком 2 устанавливается в положение. ссответствующее адресу считываемого мккрокадра. Освещение микрокадра осуществляется той же оптической системой, что к при записи э мккрокадра. Отраженное от регистрирующей среды изображение...

Номер патента: 1014033

Опубликовано: 23.04.1983

Авторы: Ганитулин, Горшков, Романкив

МПК: G11C 11/00

Метки: блокировкой, запоминающее, неисправных, оперативное, памяти, ячеек

...группы поцключеиы соответствев- . дам сумматоров по мбдулю два вто ойду первого Формирователя группы, выход каждого из которых соеро сигналов и входу второго Формирова динен с первыми входами соответствуютеля сигналов, выход .которого сое- щих элементов И шестой:группы, вы, И вто одинен с вторыми входами элементов ход каждой из сумматоров по ждулю,второй группы, выходи .которых и два третьей группы подключен к второ- вторые. входы элементов И четвертой му входу соответствующего элемента группы являются соответственно 60 И шестой группы, выходы элементов информационными выходами и входами . И шестой группы. соединены с вторыми устройства, введены блоки свертки, входами сумматоров по модулю два . блок контроля и коррекции, коммута-...