Запоминающее устройство

(57) Изобретение относится к запоминающим устройствам и может быть использовано для создания систем оперативной памяти вычислительных устФ гИгФ.г ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) ЭлектроникаАвторское свВ 928408, кл. С ЯО 1552229 А 1 2ройств для решения информационно-логических задач. Цель изобретения повышение быстродействия и расширение области применения за счет многоформатного доступа, Устройство содержит адресные 1, управляющие 2, 3, информационные 4 входы, информационные выходы 5, управляющие входы 6, одноразрядные накопители 7, элементы НЕРАВНОЗНАЧНОСТЬ 8, распределитель 10 информационных сигналов, группу 11 упРравляющих коммутаторов, инверторы 12, преобразователь кодов 13, группу 14 адресных коммутаторов, операционный коммутатор 15,з.п. ф-лы, 3 ил 1 табл.1552229 1 О 1 оя(с+1)-1, если Тоя (с+1) - целое число; е . - . еоо 1 о йч) - если 1 ое Ос+1) - ие целое число. Изобретение относится к запоминающим устройствам и может быть использовано для создания систем оперативной памяти вычислительных устройств для решения информационно-логических задач.Цель изобретения - повышение быстродействия и расширение области применения за счет многоформатного доступа,На фиг.1 приведена Функциональная схема устройства; на фиг.2 - Функциональная схема распределителя информационных сигналов; на фиг.З функциональная .схема преобразоватепя кодов. Устройство содержит (фиг,1) однорАзрядные накопители 7,7 ее .е 7 И элементы НЕРАВНОЗНАЧНОСТЬ группы 8,коммутатор 9, распределитель 10 информационных сигналов, группу 11 управляющих коммутаторов, инверторы12, преобразователь 13 кодов, группу 14 адресных коммутаторов и операционный коммутатор 15.Распределитель 10 информационныхсигналов (фиг.2) содержит выходы 16,управляющие 17 и информационные 18входы и коммутаторы 19. Преобразователь кодов (Фиг.З) содержит элементы. И-НЕ 20, выходы.21, входы 22 и дешифратор 23,40Приведенная таблица отражает Физическое расположение информационныхо о ослов А А.А А А,фА ААв. одноразрядных накопителях 7, 77 а, 45где в каждом накопителе показаныпервые 16 ячеек, далее идет повторение с периодом в 16 ячеек.Устройство работает следующимобразом,50Возможны 2(1 с+1) режимов работыпредложенного устройства: Е+ режимов записи различных Форматов входной информации и 1+1 режимов чтения,Возможные форматы определяются значением Е и представляются в виде элементарных матриц размерностьюк, 12 х 2 элементов, гдепринимаетцелые значения от 0 до 1 и различным В таблице приведен пример записиинформации в 16 одноразрядных накопителей. одинаковой емкости 16 бит вкаждом,На Фиг.1 обозначены адресные входы 1, 1 . 1, для подачимладших разрядов адреса (где К -число младших разрядов адреса), другие адресные входы 1, 1 и, 1,предназначенные для подачи старшихразрядов адреса (ш+1 - количестворазрядов адреса), управляющие входы2 и 3, информационные входы 4,4, , 4 информационные выходык5, 5, , 5, (и= 2 ) идругиеуправляющие входы 6 , 6 .б,о,О 1 фопределяющие тип формата, гдесоответствуют различные типы форматов. Режимы отличаются друг от друга лишь комбинациями управляющих сигналов на входах 3, определяющих, чтение или запись информации следует произвести, и на входах 6 , 6 6 - определяющих тип Формата, Поэтому для уяснения принципа работы устройства достаточно рассмотреть чтение, запись каких-либо двух форматов для конкретногоВходную информацию представляют в виде таблицы, в ш-й строке которой расположено и-разрядное инфорМ М М мационное слово А, А , А ц, .офТаким образом, столбцы таблицы составляют одноименные разряды слов. Представив эту таблицу как последовательность квадратных матриц размерностью и хп, можно рассмотреть расположение в запоминающем устройстве лишь одной квадратной матрицы и х и с последующим периодическим повторением через и строк такого расположения для следующих квадратных матриц.Вводят координаты элемента (где элементом является определенный разряд,бит, определенного информационного слова) в квадратной матрице и х и: х - номер строки (слова); х, - номер столбца (разряда), при этом 0 - х хи. Для того, чтобы иметь воэможность многоформатного доступа к фрагментам информа"9О 4 14 14 А 5 А 4 А 4 перестановка при чтении:14 14, 14 А 4 144, 14 1 Ъ А 4 А 4 .141 .о 2 9 4 5 й 79 "5 912.15 А 4 5 А 4 А 4 А А " А"ф А"ф А" А Р15 ; А " А"А 9 Ь 5 4 3 2 1 с - 5-5 4 А 9-1 о ф ции в виде элемептярньг матриц ряз, -1мерностью 2 х 2 , состоящих из и элементов, за 1 цикл работы устройства с полным покрытием без пересе -5 чений исходной таблицы этими фрагментами определенного формата, координя - ты элемента при расположении в запоминающем устройстве должны преоб" разовываться по следующему закону;х,=хх;1 о1где со зняч ает оп ерацию двоичной инверсии;5х 2 - номер ячейки накопителя;х - номер накопителя, в которыйбудет записан элемент ;бит,с координатами х , х1Элементы внутри элементарной матер рицы нумеруются слева направо и сверху вниз, Элементарные матрицы внутри квадратной матриць и х и нумеруются так же слева направо и сверху вниз от 0 до 2 "1.Соответственно логический адрес элементарной ма.риць внутри таблицы указывается двумя кодами, определяющими номер квадратной матриць и х и, в которой расголо. жена данная элементарная ь.атрица (код 1,), и номер элементарной матрицы в данной квадратной матрице (код Ь"), причем младшие 1 с разря,ов физического адреса., поступающие на входы 1 , 1 , , 1 и являются номером элементарной матрицы (Ь ) в З 5 квадратной матрице и х и,. а код Е равен коду старших разрядов адреса на входах 1 .1, устройства,Распределитель 10 осуществляет перестановку элементов (битов) эле 40 оПри= 1, 3 =- 3 элементарнаяматрица выглядит следующим образом:А А А А А А АО 1 Я 2 3 4 5 6 715 15 15 15 15 А 5, 15о2 3 4 5 6 А 4 А 4 А" А 4 А А А А о 1 2 3 4 5 6 перестановке при записи:ментарной магрипы при записи или обратиую перестановку при чтении.При подаче на его управляющие входыперстановки, который получается в результате определенного преобразования над Ь в зависимости от управляющих сигналов на входах 69, б, , ., 69, опг.еделяют тип формата, те. определяют значение х в записи 2х 2 сигналя ". входа 3 определяющего чтение, запись, Таким образом, элемент (;и г) ня его 3 -й выход (т,е. Ва -и накопитель) поступает с (1 Я 1)-го входа при записи, гдеозначает операцию двоичной инверсии первых старших разрядов, иэляен (бит) на его -Й выод поступает с (ь Д 3)-го (т,е, с,1,И )-го накопителя) входа причтении, где, х означаег операциюдвоичной инверсии первыхмладших ргзрядовНапример, для 16-разрядного блока перестановки битов (элементов),где 1.=4 при Ь" = 1110(14), Е"=0111(7);Э1Фя 1., определяется , для 1. = 0.1- 0111(7) для т. = 2 1,= 1011 (11)+сдля ь .= 3, 1,= 1 101 (3), длл д1," = 1110(14) .Таким образом получаются следующие перестановки,2 осле нумерации внутри элементарной мят;.ипь; элементов слева направо и сверху вниз получя тся следующая последовательность. которая подаегся на распределитель информационных 1 И "НЯ,ЛОВ5 16 5 1 14А А. А Л А А: А", А1552229 перестановке при чтении: А А" А А" А А" А 5 А О 1 г з 4 Б а В. А 2 А(г Аг А 2 АЙ АО Ам А А(4 А(4 А 4 А 14 А(5 А(5 А(ВА(В 8 9 (оВ 9 1 о И 12 8 9 1 о 11 9 (о 1( ф перестановка при записи:= 0,1,2,3,8,9,10,1,4,5,6,7,12, 13,14,15 элементарная матрица выглядит следующим образом:А(г А 2 А(28 9 (о (1 В адПри.и. = 3,0,1,2,3,4,5,6,7, 8,9,0,11,12,13,13,15 элементарная матрица А Ае А 9 А 9 А(о А(о (Ан(гА(Ъ Аг А(ЪА(г А(9 А 2 АО4 ОПри 1 (- .4, ( = 0,8,4,12,2,10,6,14,1,9,5,13,3,11,7,5 элементарнаяматрица Рассмотрим работу устройства в двух режимах для 1 = 4,Первый режим. Запись элементарной матрицы 29 х 2 с адресом 3 1. ф 14(1110), Т. = 0(0000)ВА(4 А(4 А(4 А(4 А(4 А(4 А(4 О ( . 2 46 7 А А А А А А А А о ( г 5 4 В 6 Код на управляющих входах бг, 6 и 6 равен (001), На адресные входы1552229 1 12 9 1 ипоступает код (11 О) на адРесные входы 1.1 ко (00,6.,0), На инФормационные входы 4 4о 9 1994 поступает информационное словоАМА 14 А 14 АфЮА 14 АФА 19 15 Я 15 15 16р 1 р Э 4 5 6 о гАЭА 4 А 5 АА 9 которое по сигналу на входе 3 "Запись" через коммутатор 9 поступает на рас.-. пределитель О.Распределитель О под воздействием кода, поступившего на его управляющие входы с управляющих коммутаторов группы 1 производит перестановку элемен 9 ов информационного слова:, 14 А 14 А 14 А 14 А 14 у 14 А 14 1114 6 Х 4 3 2 1 9 С А 95 А 15, 45 .ь 19 А Ю Р 1 Х А 15 1 У 7 6 9" 4 2 4 Ас А 15 А 1 Ъ12 ЭА"1 г151515Код на управляющих входах 6 6Я 9 и 6 ранен (011) . На адресные входы 1 э 9 2, 19 и 1 поступает код (1110), на адресн;.1 е входы 1.9.914 - код (О,О, - . ,0).Преобразователь 13 кодов выдает код 01119 который поступает на входы элементов НЕРАВНОЗНАЧНОСТЬ 8 Э 9 82 8 и 8 на другие входы которых с выходов адресных коммутаторов группы ч поступает код 101. В результате на адресные входы первой и второй групп адресных входов одноразрядных накопителейпоступают следующие кодь:Накопитель Код0,1 10(11)1111(15)4 5 100 (9)6,7 1101(13)8,9 1010(10)1 О,1 1110(1 ч)12,13 000(8)14,5 100(2)По сигналам Чтение на входе 3 и"Выбор кристалла" на входе 2 элементы с определенными адресами поступают на выходы соответствующих накопителей и 9 проходя через коммутатор 9, образуют на входе распределителя 1 С информационное слово Каждый элемент по сигналам на входах 2 и 3 записывается по определенному адресу, который реализуется следующим образом.Преобразователь 13 кодов выдает код 0001, который поступает на входы элементов НЕРАВНОЗНАЧНОСТЬ 8 829 8 и 8 , на другие входы которых с вы 5 ходов адресных коммутаторов группы14 поступает сигнал 1110,Согласно соединению выходов адресных коммутаторов группы 14 и выходов элементов НЕРАВНОЗНАЧНОСТЬгруппы 8 с адресными входами одноразрядных накопителей 7 на адресныевходы первой и второй групп адресныхвходов одноразрядных накопителей 7поступают коды, причем на накопители с 0-го по 7-й - равные 1110(14);с 8-го по 15-й - равные 111(15),Это те адреса, по которым элементыинформационного слова записываютсяв соответствующие накопители 7 (таблица). 20 35 1Второйматрицы 2Ь = 0(00,. режим, Чтение элементарнойх 2 с адресом Ь =14(111,0)90):в еА 1 Э9 9А, А,А 10 А 1 Р12 1 ЭА А12А" А"12 1 Э 45 А " АР А 1 А А А"А" А А 1 1 А 14 А 9 А 5 А 12,12 й П. 1 Я 12 1 У. 1 Э . 62 15 12 1" 12 Я 12 15 12Распределитель 10 под воздействи торов группы 1 производит переста 509ем кода, поступившего на его управ- новку элемен-,ов информационного слоляющие входы. с управляющих коммутаА 11 А А А А О АО А А( А 2 А 11АЭ А 1 1612 11 2 Э 12 13 12 1 12 Й 12 1 Э 12.15 " 12 Ъ )которые появятся на информационных55входы обрашения которых объединены выходах 5 р 9,955 . и являются входом обращения устрой- Ф о р м ул а и з о б р е т е н и я ства, адресные входы третьей группы1, Запоминающее устройство, со- одноразрядных накопитетдей объединены держащее одноразрядные накопители, и являются адреснь 1 ми входами второйЗО 40 группы устройства, коммутатор, информационные входы первой группы кото.рого соединены с соответствующимивыходами одноразрядных накопителей,информационные входы второй группыкоммутатора являются информационнымивходами устройства, входы записичтения одноразрядных накопителей соединены с управляюцим входом коммутатора и являются входом записи-чте"ния устройства, распределитель информационных сигналов, входы которогосоединены с соответствующими выходамикоммутатора, выходы распределителяинформационных сигналов соединены ссоответствующими информационными вхо "дами одноразрядных накопителей и яв-ляются информационными выходами устройства, о т л и ч а ю щ е е с. ятем, что, с целью повышения быстро"действия и расширения области применения устройства за счет многоформатного доступа, в него введены группаадресных коммутаторов, преобразователь кодов, группа инверторов, операционный коммутатор, группа управ"ляющих коммутаторов и группа элемен-.тов НЕРАВНОЗНАЧНОСТЬ, выходы которыхсоединены с адресными входами второйгруппы одноразрядных накопителей,информационные входы первой группыоперационного коммутатора являютсяадресными входами первой группы устройства, управляющий вход операцион"ного коммутатора соединен с входомзаписи-чтения устройства, информационные входы группы адресных коммутаторов являются соответствующимиадресными входами первой группы устройства, выходы адресных коммутаторов соединены с адресными входамипервой группы одноразрядных накопителей, входами первой группы элементов НЕРАВНОЗНАЧНОСТЬ руппы, входывторой группы которых соединены с выходами преобразователя кодов, входыкоторого соединены с управляющимивходами адресных и управляющих коммутаторов группы и являются входамигруппы задания режима устройства,выходы управляющих коммутаторовгруппы соединены с соответствуюьтимивходами группы распределителя информационных сигналов, выходы адресныхкоммутаторов группы соединены с информационными входами второй группыоперационного коммутатора, выходь:которого соединены с соответствующими входами инверторов группы и с информацчоннь 1 ми входами первой группы2 О управляющих коммутаторов группы, информационные входы второй группы ко-,торых соединены с входами инверторовгруппы,2. Устройство по п.1, о т л ич а ю щ е е с я тем что распределитель информационных сигналов содер" жит две группы коммутаторов, управляющие входы 1-го коммутатора первой, к-группы (О1 - 2 -1 где 1 с - количество младших разрядов адреса) соединены с управляющими входами "(2-1)-Ц -го коммутатора второй группы и являются управляюцими входами распределителя,. - -Й информационный вход распределителя соединен с х-м информационным входом коммутатора первой группы и с 1(2 -1)-1-м информационным входом коммутаторов второй группы (О1.2. -1), выходы коммутаторов являются информационными выходами распределителя информационных сигналов,1552229 Составитель Ю,СычевТехред И.Ходанич Корректор Э.Лончакова Редактор О,Юрковецкая Заказ 333 Тираж 484 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101