Одноразрядное оперативное запоминающее устройство с коррекцией ошибок

ОПИСАНИЕ ИЗОБРЕТЕНИЯК А ВТОРСНОМУ СВИДЕТЕЛЬСТВУГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится к вычислительной технике и микроэлектронике иможет быть использовано при созданиизапоминающих устройств с встроеннойкоррекцией ошибок в интегральном исИзобретение относится к вычислительной технике и микроэлектронике и может быть использовано при создании запоминающих устройств с встроенной коррекцией ошибок в интегральном исполнении.Целью изобретения является повышение надежности устройства.На фиг. 1 показана схема одноразрядного оперативного запоминающего устройства с встроенной коррекцией ошибок; на фиг. 2 - пример массива информационных и контрольных разрядов, для которого пунктирными и сплошными линиями выделены разряды, считываемые соответственно из дополнительного и основного накопителей.Устройство содержит основной накопитель 1, первый 2 и второй 3 эле- . 2 полненииЦелью изобретения является повышение надежности устройства. Уст" ройство содержит основной и дополнительный накопители, элементы ИСКЛОЧАЮЩЕЕ ИЛИ с первого по седьмой и элементы И с первого по третий, Цель изобретения достигается тем, что в каждом цикле обращения к устройству, помимо выбираемых информационных и контрольных разрядов строки и столбца итерационного кода, считываются и проверяются по четности все оставшиеся контрольные разряды, что позволяет обнаруживать ошибки в контрольных разрядах, исправлять их и восстанавливать истинное значение в дополнитель- с ном накопителе в такте записи цикла обращения, 2 ил. менты ИСКЛЮЧАЮЩЕЕ ИЛИ, первый элемент И 4, третий 5 и четвертый 6 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, информационные выход 7 и вход 8 устройства, управляющий вход 9 устройства, дополнительный накопитель 10, пятый элемент ИСКНОЧАЮИЕЕ ИЛИ 11, второй 12 и третий 13 элементы И, вестой 14 и седьмой 15 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ;Устройство работает следующим образом.Исправление однократных ошибок в массиве информационных битов Д 1-Д 16 (фиг. 2) в предлагаемом одноразрядном оперативном запоминающем устройстве (ОЗУ) основано на использовании итерационного кода. Поэтому в состав устройства входят дополнительный накопитель 10 контрольных разрядов (С 1-С 8)4 допускают устранение ошибок только вЭП основного накопителя 1. Если же,ошибка возникает в каком-либо конт-.рольном разряде, то одновременное нарушение четности для строки и столбцане наблюдается и, следовательно, такая ошибка сохраняется либо до момента выключения питания ОЗУ и следующей после повторного включения питания начальной установки его ЭП, либодо момента возникновения ошибки в любом другом ЭП массива Д 1-Д 16 и С 1-С 8,что приводит к сбою в работе устройства,В отличие от известного устройства, в предлагаемом ОЗУ в каждом цикле записи и считывания, помимо перечисленных выше информационных и контрольных разрядов, считываются такжевсе оставшиеся контрольные разряды(С 1, С 3-С 5,СУ,С 8), Это позволяет прилюбом обращении к ОЗУ осуществлятьпроверку на сохранение четности длявсех контрольных разрядов с помощьюэлемента ИСКЛОЧАЮЩЕЕ ИЛИ 11, Если,например, имеет место ошибка в разряде С 2, то она обнаруживается элементом И 12, исправляется элементом ИСКЛОЧАЮЩЕЕ ИЛИ 14 и переэаписывается вдополнительный накопитель 1 О. В ис",правлении ошибки в разряде.Сб участвуют элемент И 13 и элемент ИСКЛЮЧАЮЦЕЕ, ИЛИ 15.Таким образом, преимущество предлагаемого устройства состоит в повышении надежности работы ОЗУ эа счетобнаружения ошибок в контрольных разрядах полных слов данных, их исправления и перезаписи исправленных данных в дополнительный накопитель. формула изобретения Одноразрядное оперативное запоминающее устройство с коррекцией ошибок, содержащее основной накопитель, выходы выбираемых при обращении в соответствии с матрицей кодирования разрядов строки и столбцы которого соединены с входами группы соответственно первого и второго элементов ИСКИЮЧАОЩЕЕ ИЛИ, выходы которых подключены к входам первого элемента И, выход которого соединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого подключен к вы-. ходу информационного разряда основного накопителя, а выход является инфор 3 1539843и единый блок кодирования / декодирования, построенный на логических элементах 2-6 и 11-15. В целях упрощенияописания, устройства из его составаисключены адресные цепи выборки элементов памяти (ЭП) основного 1 и дополнительного 1 О накопителей,Так как предлагаемое устройствос коррекцией ошибок имеет однораэряаную организацию, то любое обращение кнему начинается со считывания данныхиз основного 1 и дополнительного 10накопителей. Если внешнее обращениек ОЗУ производится в режиме записи,, считанные данные модифицируются и пе, ,резаписываются в накопители 1 и 10. В, режиме внешнего считывания по считан ным данныи восстанавливается истинноезначение выбираемого бита (поступаю,щего на первый выход основного нако, пителя 1), которое передается на информационный выход 7 устройства.В устройстве, принятом за прототип,, за один цикл обращения к ЭП разрядаДб считываются информационные разряды Д 2 Д 5 Дб, Д 7, Д 8, Д 10, Д 14 и,контрольные разряды С 2 и Сб, причемсодержимое контрольных разрядов С 2 иСЬ отражает соответственно результаты суммирования по модулю 2 содержимых битов строки и столбца, на пересечении которых находится искомыйразряд Дб Следует отметить, что разделение указанного на фиг. 2 массиваразрядов на строки и столбцы является З 5условным, поскольку в реальной матри"це все ЭП разрядов вытянуты в однустроку и выбираются за один цикл обрацения к ОЗУ.В известном устройстве по выбранным разрядам"производится проверкасохранения четности для строки (элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2) и столбца(элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3), и при на рушении четности и для строки, и длястолбца одновременно элемент И 4 фор"мирует сигнал уровня "1", указывающийэлементу ИСКЛЮЧАЮЩЕЕ ИЛИ 5 на необходимость инвертирования содержимогоразряда Д 6. В режиме внешней записиисправленное содержимое разряда Дбсравнивается с битом данных, поступив.шим на информационный вход 8 устройства, и в случае несовпадения формируется сигнал на одновременное инвертирование содержимого контрольныхразрядов С 2 и Сб. Таким образом,. рас.смотренные средства коррекции ошибок5мационным выходом устройства и соединен с первым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является информационным вхо. дом устройства и подключен к информа ционному входу основного накопителя, управляющий вход которого является управляющим входом устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения надежности, в него введены дополнительный накопитель, пятый, шестой и седьмой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, второй и третий элементы И, причем выход контрольного разряда дополнительного накопителя, соответствующего выбранной строке основного накопителя, соединен с первым дополнительным входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с первым выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым;входом шестого элемента ИСКЛЮЧАЮЦЕЕ ИЛИ, выход которого подключен к первому информационному входу дополнительного накопителя, выход контрольного разряда которого, соответствующий выбранному столбцу основного накопителя, соединен с первым дополнительным входом второго элемента ИСКЛЮу 843ЧАЮЩЕЕ ИЛИ, с вторым входом пятогоэлемента ИСК)1 ЮЧАЮЩЕЕ ИЛИ и с первымвходом седьмого элемента ИСКЛЮЧАЮЩЕЕИЛИ, выход которого подключен к второму информационному входу дополнительного накопителя, выходы контрольных разрядов, соответствующих невыбранным строкам и столбцам основногонакопителя, соединены с входами группы пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,выход которого подключен к вторымвходам второго и третьего элементов И,первые входы которых соединены с выхо дами соответственно первого и второгоэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы второго и третьего элементов Иподключенык третьим входам соответственно шестого и седьмого элементов ИСКЛЮЧАЮ ЦЕЕ ИЛИ, вторые входы которых соеди"нены с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход информационногоразряда основного накопителя подключен к вторым дополнительным входам 25 первого и второго элементов ИСКПЮЧ 40- ЦЕЕ И 1 И, управляющий вход дополнительного накопителя подключен к управляющему входу устройства.1539843 оставитель О. Исаевехред А.Кравчук Корректо Юарояи тор И. Рыбченко ее еа Реда е ее те ааааа е ееетввтва Тираж 473 Подписн арственного комитета по 113035, Москва, ВПроизводственно-издательский комбинат "Патент", г. Ужгород а гарина,101.Заказ 223ВНИИПИ Гос обретениям и открытиям при ГКНТ СССРаушская наб., д. 4/5