Запоминающее устройство

Нлок 14 считывания содержит распределитель 45 импульсов, мультиплексоры 4 б и 47 и элементы И 48-50.Устройство работает следующим об 5разом,Работа запоминающего устройстваначинается с приведения его в исходное состояние импульсом логической"1", поступающим на вход 1 начальнойустановки. По переднему Фронту этогоИмпульса происходит сброс в нулевоесостояние КБ-триггера 2 1 в блоке 8записи, а также КБ-триггеров 37-40й счетчика 29 в блоке 15 управления.1 осле появления импульса начальнойустановки на выходе элемента 32 задержки через время з, которое выби"рается большим периода Т циркуляцииимпульсов в элементах 9- 11 памяти, 20происходиг сброс счетчика 30 в нулевое состояние и установка в "1"КБ-триггеров 38 и 40. В результатесформированный на выходе КБ-триггера 38 импульс длительностью 1: поступает из блока 15 управления на вхо;ды блокировки элементов 9-11 памяти,,вызывая появление логического нуля на,выходе элементов И 28 в каждом элементе памяти и срыв циркуляции в этих,элементах записанных ранее импульсов,Цикл записи потока импульсов в за;поминающее устройство начинается с момента поступления на вход 2 разрешения записи короткого импульса, который устанавливает КБ-триггер 21 вблоке 8 записи в состояние логической "1".После появления на информационномвходе 3 первого из записываемых импульсов срабатывает одновибратор 18,который Формирует импульс длительностью, меньшей периода циркуляцииТо, по заднему фронту которогоКБ-триггер 21 возвращается в нулевоесостояние. За время нахожденияКБ-триггера 21 в единичном состоянииимпульсы, поступившие на информационный вход 3 устройства, проходят черезэлемент И 17 и записываются в элементы 9-11 памяти, а их число запомина 50ется в счетчике 29 блока 15 управления, Особенностью записи являетсято, что на синхронизирующие входыэлементов 9-11 памяти непрерывноподается синусоидальный СВЧ-сигнал вы"551сокой стабильности от генератора 12,который осуществляет модуляцию уровней порогов туннельных диодов 24 с периодом Т снч и амплитудой модуляции Асзч (фиг,2). Исходные уровни порогов в элементах 9-11 памяти, равные Е , Ги В, устанавливаются с помощью переменных резисторов 25 так, чтобы в отсутствии СВЧ-модуляции при одновременном поступлении импульса на информационный вход элементов памяти момент переключения туннельного диода каждого последующего элемента памяти задерживался по отношению к предыдущему на время Т /И, где И " число элементов памяти Я=З для запоминающего устройства, изображенного на фиг.1),Причем периоды циркуляции импульсов в элементах 9-11 памяти выбираются равными и кратными периоду СВЧ-колебания:9 10 11 С 8 Чгде и - целое число в диапазоне10 - 10 ЭКомпенсация различия задержек при срабатывании туннельных диодов достигается подстройкой длительности задержки в элементах 27 задержки в каждом из элементов памяти. При этом (так же как и в прототипе) в результате воздействия циркулирующего в замкнутом контуре элемента памяти импульса с промодулированным СВЧ-сигналом порогом туннельного диода происходит "подтягивание" импульса к одной из двух устойчивых точек. На Фиг,2 это точки 1 или 2, в которые попадает 1-й импульс входного потока, если он поступил на информационный вход элемента памяти в пределах периода А-В синхронизации. Так, если входной импульс поступил в пределах трети периода 1 то 1-й импульс во всех трех элементах памяти установится в точке 2, если в пределах трети периода 1 т - то в точке 1 в элементах 9 и 10 памяти и в точке 2 элементе 11 памяти. И, наконец, если 1-й импульс поступил в пределах трети периода 1 , то в элементе 9 памяти он установится в точке 1, а элементах 10 и 11 памяти - точке 2.В режиме хранения записанная в элементах 9-1 памяги последовательность импульсов циркулирует так, что каждый импульс жестко связан с соответствующим периодом СВЧ-колебаний, При этом отклонение циркулируюшего импульса от Фазы синхронизации, вызЗапоминающее устройство, содержащее блок записи, входы начальной установки и разрешения записи которого являются соответственно входами начальной установки и разрешения записи устройства, информационный вход блока записи является информационным входом устройства, генератор СВЧ-колебаний, выход которого соединен с входом размножктеля, выходы которого соединены с входами синхронизации элементов памяти, первый выходы которых подключены к соответствующим входам блока считывания, выходы которого соединены с соответствующими входами преобразователя временной интервал - код, выход которого является выходом устройства, входы задания режима блока считывания являются входами управления режимом счи" тывания устройства, вход разрешения считывания блока считывания подключен к первому выходу блока управления, вход начальной установки которого соединен с входом начальной установки блока записи, а второй выход - с входами блокировки всех элементов памяти, входы разрешения стирания и считывания блока управления являются соответственно входами разрешения стирания и считывания устройства, первый и второй счетные входы блока управления подключены соответственно к выходу блока записи 5 154103ванное воздействием случайных фак торов, компенсируется на последующихпериодах циркуляции за счет подтягивания импульса к фазе синхронизации,5чем обеспечивается помехоустойчивость устройства,В режиме считывания определяютсяинтервалы времени между импульсами,циркулирующими в элементах 9-11 10памяти, По отличию измеряемого интервала н двух соседних элементахпамяти на один такт синхронизации(или его отсутствию) определяетсядлительностью интервала с точностью 15до 1/М периода Т СВЧ-сигнала. Определение интервалов времени производится последовательно для серий импульсов, записанных в первый, второйи т,д. элементы памяти. Номер элемента памяти задается подачей высокогоуровня на соответствующий вход элемента И 48-50 в блоке 14 считывания.Номер 1-го интервала между 1-ым и(1+1)-ым импульсами задается подачей 25двоичного представления чисел 1 и1+1 на адресные входы мультиплексоров 46 и 47. Перед каждым циклом считывания временного интервала производится устанонка распределителя 45 30импульсов н исходное . состояние подачей на К-вход импульса с входа 6,Пикл считывания начинается подачейна вход 5 разрешения считывания импульса, устанавливающего КБ-триггер39 в блоке 15 управления в состояние"1", после чего н момент прохождения последующего импульса записаннойсерии в счетчике 30 устанавливаетсято же самое значение, что и в счетчике 29, хранящем код числа импульсовв серии, что приводит к появлениюлогической "1" на выходе компаратора31 кодов, запускающего формирователь33 импульса. По этому импульсу счетчик 30 обнуляется, а КБ-триггеры40 и 39 устанавливаются в состояние"0". Нулевой сигнал с КБ"триггера 40поступает в блок 14 считывания, разрешая прохождение с первого до послед-.50него импульса серии через один изэлементов И 48"50 на вход распределителя 45 импульсон, причем первыйимпульс. серии проходит на первыйвыход распределителя 45 импульсов,второй импульс - на второй выход ит,д. Преобразователь 16 временнойинтервал - код замеряет время между1-ым и (1+1)-ым импульсами. Далее циклы считывания повторяются дляследующих интервалов времени междуимпульсами записанной серии импульсон,Отличием предлагаемого запоминающего устройства от устройства-прототипа является исключение секциониронанной линии задержки, с помощьюкоторой н Прототипе осуществлялсясдвиг на время Т /И для нходных импульсов, поступающих в соседние эле"менты 9-11 памяти в цикле записи. Впредлагаемом запоминающем устройстветот же самый сдвиг задается регулировкой порогов туннельных диодов 24с помощью переменных резисторов 25,Вместе с исключением громоздкой линии задержки, выполняемой из коаксиального кабеля, уменьшаются и искажения импульсов входного потока н этойлинии задержки, свойственные устройству-прототипу,Формула и э о б р е т е н и яи второму выходу первого элемента памяти, каждый элемент памяти содержит элемент И 3%, первый вход которого является информационным входом элемента памяти, согласующий элемент5 на резисторе, один вывод которого соединен с выходом элемента ИЛИ, другой вывод - с входом формирователя импульсов, выход которого является первым выходом элемента памяти и подключен к входу элемента задержки, выход которого соединен с первым входом элемента И, второй вход которого является входом блокировки элемен15 та памяти, а выход подключен к второму входу элемента ИЛИ и является вторым выходом элемента памяти, пороговый элемент на туннельном диоде, катод которого подключен к отрицательной шине источника питания аф ь анод - к входу формирователя импульсов и является входом синхронизации элемента памяти, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства,в каждый элемент памяти введен подстроечный элемент на переменном резисторе, один вывод которого подключен к аноду туннельного диода, другой вывод - к положительной шине источника питания, и информационные входы всех элементов памяти подключены к выходу блока записи.1