Запоминающее устройство с исправлением ошибок

(51)5 С 11 С 29/00 Э Л ОПИСАНИЕ ИЗОБРЕТЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБР 1: 1 ЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР й 970476, кл. 6 11 С 29/00, 1980.Авторское свидетельство СССР Н 1285985, кл. 6 11 С 29/00, 1984. (54) ЗАИОИИНА 10 ЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕИ ОЮИБОК(57) Изобретение относится к вычислительной технике и может быть использовано при проектировании запоминаюцих устройств, к которым предьявляется требование исправления ошибок впроцессе работы, Цель изобретениясостоит в повышении надежности устройства в работе за счет исправлениядвух ошибок. Устройство содержит блок1 памяти, Ьлок 2 сравнения, первый 3и второй 4 блоки приоритета, первый5 и второй 6 Ьлоки формирования и хранения признаков инвертирования и корректор 7, 5 ил.Изобретение относится к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано при разработке вычислительныхмашин, к которым предьявляется требование сохранения работоспособностипри наличии одной или двух ошибок вячейках памяти,Цель изобретения - повышение на;дежности устройства,На Фиг. 1 изображена Функциональная схема устройства; на фиг. 2,структурная схема варианта выполненияблока приоритета; на фиг. 3 - структур ная схема блока формирования и хранения признаков инвертирования для 16 разрядного ЗУ; на фиг. 4 - структурная схема корректора; на фиг. 5 - временные диаграммы работы устройства.Устройство содержит блок 1 памяти,блок 2 сравнения, первый 3 и второй4 блоки приоритета, первый 5 и второй6 блоки Формирования и хранения признаков инвертирования и коРРектоР 7 ,25Кроме того, устройство содержит и информационных входов 8 и выходов 9,где и - количество разрядов устройства, Формирователи необходимых для работы устройства адресных и управляющих сигнапов (записи - считывания, обращения) и их цепи на Фиг, 1 условно не показаны.Блоки 3 и 4 приоритета (Фиг. 2)могут быть выполнены из аэлементов НЕ 10, и и элементов ИЛИ 11. Бло- З 5ки 5 и 6 контроля (Фиг. 3) содержатшиФратор 12, контрольные блоки 13 памяти и дешифратор 14. ШиФратор 12 содержит элементы И-НЕ 15. Дешифратор 14содержит элементы НЕ 16 и И-НЕ 17.40Корректор 7 содержит в каждом разрядетри элемента НЕ 18-20 и .один элементИ-ИЛИ 21Устройство работает следующим обРазом.Цикл записи разбивается на 2 полуцикла: полуцикл записи и полуцикл считцвания. В первом полуцикле произво"дится запись информации, поступающейпо входаи 8 в блок 1 памяти, а во50втором полуцикле " считывание записанного в первом полуцикле числа. Считанная информация сравнивается в блоке2 с записанной, которая в полуциклесчитывания еще удерживается на входах 55Ь, и результаты поразрядного сравнения с блока 2 поступают на входы блоков 3 и 4 приоритета. Один из этих блоков, например блок 3, определяет только один младший из двух отказавших разрядов, а блок 4 выделяет старший из двух отказавших разрядов. Если отказы блока 1 отсутствуют, блоки 3 и 4 не формируют на своих выходах признака отказавшего разряда, а при наличии отказа только в одном разряде блока 1 блок 3 или 4 вырабатывает признак этого разряда.Сигнал признака отказавшего разряда с выходов блоков 3 и 4 подается на входы блоков 5 и 6, где преобразуется в шифраторе 12 на элементах И-НЕ 15, и код признака ошибки записывается в дополнительные блоки 13 памяти по данному адресу.В цикле считывания информация до" полнительных блоков 13 памяти (см, Фиг. 5) дешифрируется в дешифраторе 14, и на выходах блоков 5 и 6 появляются сигналы с кодом, например, "0" в отказавшем разряде и.с "1" в остальных разрядах.Сигналы с выходов дешифраторов 14 блоков 5 и 6 выдаются поразрядно в корректор 7, где производится передача на выходы 9 устройства прямых кодов информации с блока 1 или обратного кода одного или двух разрядов, в которых произошла ошибка.Формула изобретения,Запоминающее устройство с исправ-лением ошибок, содержащее блок памяти, блоки Формирования и хранения признаков инвертирования и корректор, выходы которого являются информационными выходами устройства, причем входы первой группы корректора соединены с выходами блока памяти, информационные и адресные входы, входы обращения и входы записи-считывания являются одноименными входами устройства, о т .-л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в не" го введены блоки приоритета и блок сравнения, входы первой и второй групп которого соединены соответственно с информационными входами устройства и выходами блока памяти, выходы блока сравнения поразрядно подключены к соответствующим входам блоков приорите-та, выходы которых соединены с входа" ми соответствующих блоков формирова" ния и хранения признаков инвертирования, выходы которых подключены соответственно к входам второй и третьей групп корректора.1539845 65 ращииие кй Состав Редактор И. Рыбченко ТехредРудакок Т. Палий ре аказ 223 Тираж 473 ПодписноеНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб., д. 4/5 КНТ СС роизводственно-издательский комби Щ 9 ащдиае к Й.Зааии"епЬве рА. Залисз-МпЮии 8 ж Й