Запоминающее устройство с идентификацией ошибок
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИРЕСПУБЛИК ио 15416 19) 51)5 ь 2 00 31 ЕОВЗЫ,ь,В 1 л,.".,ИЮИ ДЕТЕПЬСТВ ВТОРСКОМУ о)В.Н. Ковалев,осницкий,Торотенков тельство СССР С 29/00, 1984 льство СССР С 29/00, 1984 ИДЕНли иствам маш облада ка 4 к димо р полезн тельно строа.при опе- мина- содер ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯПРИ ГКНТ СССР 1(57) Изобретение относится к в тельной технике, точнее к устр памяти цифровых вычислительных Цель изобретения - повышение б действия и надежности устройст обмене информацией между блоко ративной памяти и внешними зап ющими устройствами. Устройство жит блок 1 памяти, кодер 2, распреде" литель 3 сигналов, блок 4 коррекции, декодер 5, Формирователь 6 и анализа" тор 7 синдромов, кодовую шину 8, циклический сумматор 9, блок 1 О сравнения, блок 11 управления, два регистра 12, 14, два регистра 13, 15, шину 16 управления, два блока 17 и 18 оперативной памяти. В устройстве осуществляются поочередное заполнение и поочередный обмен информацией, контроль достоверности информации в блоке 10 сравнения после ее подсчета на циклическом сумматоре 9 и считывания контрольного кода, находящегося в конце массива информации. Устройствоет возможностью отключения блооррекции в случае, если необхоасширение объема памяти под ую информацию и/или дополние повышение быстродействия паИзобретение относится к вычислительной технике и может быть использовано в качестве запоминающего устройства ЦВИ и в устройствах обмена инФормации между внеыними запоминающими устройствами (ВЗУ) с коррекцией и обнаружением многократных ошибок,Цель изобретения - повышение быстродействия и надежности устройства.На Фиг. 1 изображена структурная схема запоминающего устройства; на фиг. 2 - структурная схема распределителя сигналов; на Фиг. 3 - структурная схема блока управления.Устройство содержит блок 1 памяти, кодер 2, распределитель 3 сигналов, блок 4 коррекции, декодер 5, Формирователь 6 синдромов, анализатор 7 синдромов информационную шину 20 0, циклический сумматор 9 блок 1 О сравнения, блок 11 управления, первые входной 12 и выходной 13 регистры, вторые входной 14 и выходной 15 регистры, управляющую ыину 16 первый блок 17 оперативной памяти, второй блок 16 оперативной памяти.Распределитель 3 сигналов, содержит (Фиг . 2) элемент ИЛИ 19, имеющий входы 20 и 21, являющиеся соответственно ЗО первым и вторым входами "Ошибка" рвс." пределителя 3, и выход 22, являющийся выходом "Оыибка" устройства, Распреде,литель 3 также содержит триггер 23, имеющий входы 24 и 25, являющиеся соответственно входом блокировка кор 35 рекции" и установочным входом коммутатора, выход 26, элементы И 27, и 28, информационный вход 29, вход 30 записи-считывания, вход 3 1 разрешения записи, выходы 32-34, установочный вход 35, элементы ИЛИ-И 36, информационные входы 37 и 38 и выход 39.Бгок 11 управления (Фиг. 3) содержит г;ервый элемент НЕ 40, вход которо го подключен к входу первого элемента И 41, к входу второго элемента И 42, к входу первого элемента И-ИЛИ-НЕ 43, к входу второго элемента И-ИЛИ"НЕ 44 к одному из входов первого элемента И-НЕ 45 и второго элемента И-НЕ 46 и к одним из входов третьего элемента И 47, четвертого элемента И 48, пятого элемента И 49, шестого элемента И 50 и к входу 51 записи-сцить 1 вания блока 11. Вход 52 начальной установки блокаподсоединен к шине 16 и к второму элементу НЕ 53, выход ксторого подсоединен к первому входу первого счетчиока 54, к первому входу второго счетчика 55 и к выходу 56 блока 11. Вход 57 "Старт" блока 11 подключен к первым входам элемента И 41 и седьмого элемента И 58 и к входу генератора 59. Выход генератора 59 подсоединен к входам первого элемента И-ИЛИ 60 и второго элемента И-ИЛИ 61, третьего элемента И-ИЛИ-НЕ 62, четвертого элемента И-ИЛИ-НЕ 63 и второго элементаИ"ИЛИ-НЕ 44, Вход 64 Счет блока 1 подключен к входам первого элемента И-ИЛИ 60 и второго элемента И-ИЛИ 61, к входам третьего элемента И-ИЛИ-НЕ 62, к входу четвертого элемента И-ИЛИ-НЕ 63, к входам первого элемента И-ИЛИ-НЕ 43 и второго элемента И-ИЛИ-НЕ 44, Вход 65 "Блокировка коррекции" блока 11 подключен к входу третьего элемента НЕ 66, выход которого подключен к выходу 67 блока 11. Третий выход счетчика 54 подсоединен к выходу 68 блока 11 управления. Выход счетчика 54 подсоединен к одному из входов третьего элемента И-НЕ 69, к одному из входов первого элемента ИЛИ 70.Вход триггера 71 подсоединен к выходу 72 счетчика 55, Выход элемента ИЛИ 73 подключен к выходу 74 блока 11, имеющего также выход 7., Выход третьего элемента И-ИЛИ-НЕ 62 подсоединен к входу первого одновибратора 76 выход которого является выходом 77 блока 11 управления и подключен к входу четвертого элемента НЕ 78. Выход четвертого элемента НЕ 78 подсоединен к одному из входов первого элемента И-НЕ 45, выход которого является выходом 79 блока 11. Выход четвертого элемента И-ИЛИ-НЕ 63 подсоединен к входу второго одновибратора 60 выход которого является выходом 81 блокаи подключен к входу пятого элемента НЕ 82, Выход второго элемента И-НЕ 46 является выходом 83 блока 11. Выход третьего одновибратора 84 является выходом 85 блока 11 управления, Выход второго элемента И-ИЛИ-НЕ 44 подсоединен к входу четвертого одновибратора 86, выход которого является выходами 87 и 88 блока 11.1Регистры 12 и 13 и блок 17 образуют первый блок 89 буферной памятирегистры 14 и 15 и блок 18 - второй блок 90 буферной памяти,Устройство работает следующим образом.Для приведения устройства в исходное состояние на вход блока 11 управления с шины 16 подается сигнал начальной установки, который поступаетчерез элемент ПЕ 53 на входы счетчи 5ков 54 и 55, Этот же сигнал подаетсяна вход распределителя 3, устанавливая триггер 23 в "0" состояние, атакже на входы первого 12 и второго14 регистров, на входы первого 13 ивторого 15 регистров и на вход циклического сумматора 9.В режиме записи информация поступает на вход распределителя 3 с шины 8и подается на входь элементов ИЛИ-И36.По сигналу "З.-.лись-считывание" инФормация передается в регистр 12 илив регистр 14 в зависимости от поступившего на них разрешения с блока 11.Если, к примеру, информация поступила в регистр 12, то она запись ваетсяв блок 17, при этом адрес записи постоянно меняется с помощью счетчика. 25После заполнения блока 17 по сигналу, пришедшему с выхода блока 11,информация церез регистр 13 поступает на входы распределителя 3 и далеечерез элементы И 28 по сигналу разрешения, пришедшему на вход 3 1 распределителя 3, подается в блок 1 и кодер2, В то же время информация заполняет олок 18 по аналогичным сигналам,поступающим на него с блока 11. Засчет этого повышается быстродействиеустройства при записи, а аналогичнымобразом и при считывании информациииз блокав случае, когда период работы блока 1 больше периода работы 40интерфейса,В режиме считывания из блока 4информация поступает на вход распределителя 3, на входы элементов ИЛИ-И36 и далее на входы регистра 12 и навходы блока 17, а после его заполнения - на входы регистра 14 и далее вблок 18. Управление распределениемзаполнения регистров и блоков памятиосуществляется сигналами с блока 11,После заполнения блока 17 информацияпо сигналу, пришедшему с выхода блока11, через регистр 13 поступает на.входы,элементов 27 и далее на шину 8, нациклический сумматор 9 и на блок 10.Иа циклицеском сумматоре 9 подсчитывается контрольная сумма массива информации, а в блоке 10 сравнения контрольная сумма сравнивается со сцитанной из блока 1 (контрольная сумма массива записывается в блок 1 в ре, 1 мезаписи). При несравнении контрольныхсумм вырабатывается сигналгибка",который поступает на вход г определителя 3 и далее на элемент ИЛИ 19, азатеи как сигнал неисправности - в шину 16. За сцет этого, если даже инФормация, поступившая из шины 8 на кодер 2, будет уже искажена, циклическийсумматор 9 подсчитывает сумму массиваи после сравнения с контрольным кодом,который замыкает массив, с помощьюблока 10 будет определена ошибка, пропущенная при коррекции,Формула изобретенияЗапоминающее устройство с идентификацией ошибок, содержащее блок памяти, кодер, декодер, Формирователь синдромсв анализатор синдромов, блок коррекции и. блок управления, прицем инФормационный вход блока памяти подключен к выходу кодера, выход блока памяти подключен к информационному входу блока коррекции и входу декодера, вы" ход которого соединен с входом Формирователя синдрома, выход Формирователя синдрома соединен с входом анали" затора синдрома, первый выход которого подключен к управляющему входу блока коррекции, входы начальной устаноз" ки, эаписи-считывания и вход "Старт" блока управления являются одноименными входами устройства, о т л и ч а ющ е е с я тем, цто, с целью повышения быстродействия и надежности уст" ройства, в него введены первый и второй блоки буферной памяти, циклицеский сумматор, блок сравнения и распределитель сигналов, прицем первый выход распределителя сигналов соединен с входом записи-считывания блока памяти и управляющим входом кодера, второй выход распределителя сигналов подключен к установочным входам блока коррекции и кодера, третий выход распределителя сигналов подключен к информационному входу циклического сумматора, первому информационному входу блока сравнения и является информационным выходом устройства, четвертый выход распределителя сигналов соединен с информационными входами первого и второго блоков буферной памяти, пятый выход распределителя сигналов является выходом "Ошибка" устройства, второй информационный вход блокасравнения подключен к выходу цикли ческого сумматора, первый информационный вход распределителя сигналов подключен к выходу блока коррекции,5 второй информационный вход распределителя сигналов является информационным входом устройства, вход записи- считывания распределителя сигналовсоединен с одноименным входом устрои О ;ства, вход "Разреыение записи" и установочный вход распределителя сигналов являются одноименными входами ,устройства, выходы первого и второго блоков буферной памяти объединены и 15 подключены к третьему информационному ,входу распределителя сигналов, первый и второй входы "Ошибка" распределителя сигналов подключены соответственно к выходу блока сравнения и второму 2 О ,выходу анализатора синдрома, первый выход блока управления подключен к входам сброса циклического сумматора первого и второго блоков буферной памяти и распределителя сигналов, втЬ рой выход блока управления соединен с входами разрешения выдачи первого ивторого блоков буферной памяти, третий и четвертый выходы блока управления подключены соответственно к входам разрешения приема первого и второго блоков буферной памяти, пятыйвыход блока управления является выходом Готовность" устройства, шестойи седьмой выходы блока управленияподключены соответственно к управляющему входу блока сравнения и входу"Блокировка коррекции" распределителя сигналов, восьмой, девятый и десятый выходы блока управления соединены соответственно с адресным входом,входом обращения и входом записи-считывания первого блока буферной памяти, одиннадцатый, двенадцатый и тринадцатый вымоды блока управления соединены соответственно с адресным входом, входом обращения и входом записи-считывания второго блока буфернойпамяти, входы "Счет" и "Блокировкакоррекции" блока управления являются одноименными входами устройства.Составитель В. РудаРедактор А. Оандор Техред Л.Сердокова мборска орректо оизводственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина Заказ 205ВНИИПИ Государственного113035,4Тираж ч 88комитета по изобретениМосква, Ж, Раушская дписноеи открытиям при ГКНТ СССаб., и. 4/5
СмотретьЗаявка
4293652, 03.08.1987
ПРЕДПРИЯТИЕ ПЯ Г-4677, МОСКОВСКИЙ ТЕКСТИЛЬНЫЙ ИНСТИТУТ ИМ. А. Н. КОСЫГИНА
АЛЕКСЕЕВ ЛЕВ ВЛАДИМИРОВИЧ, КОВАЛЕВ ВЛАДИМИР НИКОЛАЕВИЧ, ЛАШКОВА ОЛЬГА ФЕДОРОВНА, РОСНИЦКИЙ ОЛЕГ ВЛАДИМИРОВИЧ, САВЕЛЬЕВ АНАТОЛИЙ ИВАНОВИЧ, ТОРОТЕНКОВ СЕРГЕЙ БОРИСОВИЧ
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, идентификацией, ошибок
Опубликовано: 07.02.1990
Код ссылки
<a href="https://patents.su/5-1541676-zapominayushhee-ustrojjstvo-s-identifikaciejj-oshibok.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с идентификацией ошибок</a>
Предыдущий патент: Устройство для выделения данных при считывании информации с оптического носителя
Следующий патент: Устройство для коррекции ошибок
Случайный патент: Утилизатор тепла жидкого шлака