Запоминающее устройство

(21) 4357473/2 (22) 04.01.88 (46) 15,03.90. (71) Московски 10тут электронно юп,инс н. И.И.пособиепаненко.бс, с.247 Ми ри ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГННТ СССР Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ техники(57) Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных системах. Целью изобретения является расширение области применения устройства за счет возможности косвенной адресации, Запоминающее устройство содержит формирователь сигналов записи 1, накопитель 3, дешифратор 4, формирователь адресных сигналов 5. Введение формирователя режима адресации б позволяет реализовать косвенный способ адресации, 2 ил.Запоминающее устройс гво (ЗУ) относится к цифровой вычислительнойтехнике и может быть использовано в1 вычислительных системах,Целью изобретения является расширение области применения устройстваза счет возможности косвенной адресации.На фиг, 1 изображена схема запоминающего устройства; на фиг. 2 -структурная схема Формирователя режима адресации,ЗУ (фиг. 1) содержит формирователь 1 сигналов записи, информационные входы 2, накопитель 3, дешифратор 4, формирователь 5 адресных,выходы 16. 101520 ЗУ работает следующим образом.В режиме записи информации сигна лы кода адреса. А,Ау поступают с входов 7 в формирователь 6. Управляющий сигнал, поступающий на вход 9 формирователя режима адресации, разрешает прохождение кода адреса с внешних входов 7 на формирователь 5 адресных сигналов. Формирователь 5 необходимым образом преобразует сигналы кода адреса (согласует внешние и внутренние логические уровни, уси ливает сигналы, формирует дополнительный код адреса А,А) и передает в дешифратор 4, Последний в соответствии с поступившим кодом адреса выбирает в матрице накопителя 45 3 элементы памяти (ЭП), в которые в дальнейшем будет осуществляться запись информации (или считывание в режиме считывания информации), Формирователь 1 сигналов записи преобразует информационные сигналы П 0 поступающие на него с входа 2 ЗУ (согласует внешние и внутренние логические уровни, усиливает их, формирует дополнительный код 0 Врд и обеспечивает запись входной информации в соответствии с кодом адреса в выбранные ЭП накопителя 3. В режиме считывания информации при прямом способе адресации вь 1 борка ЭП в накопителе 3 производится точно так же, как и в режиме записи: сигналы кода адреса с входов 7 ЗУ через формирователь 6 поступают на формирователь 5 и далее через дешифратор 4 на накопитель 3. Считанная из накопителя 3 информация под воздействием сигнала управления на входе 9 поступает через Формирователь 6 на выход 8 ЗУ.При косвенном способе адресации для выполнения следующей операции служит выходная информация предыцущей операции. Для этого управляющий сигнал на входе 9 запрещает прохождение кода адреса с входов 7 на формирователь 5 и разрешает прохождение выходной информации, используемой в качестве кода адреса, из накопителя 3 на формирователь 5 адресных сигналов.Возможность работы ЗУ с прямой и косвенной адресацией обеспечивает формирователь 6 режима адресации (Фиг. 2). Мультиплексор 14 в зависимости от управляющего сигнала на входе 13 передает информацию с входов 15 либо на информационные выходы 16 (при прямом способе адресации), либо на вторую группу входов коммутатора 10 (при косвенном способе адресации). Коммутатор 10, в свою очередь, под действием того же управляющего сигнала на входе 13 подключает к адресным выходам 12 либо входы 11 (при прямом способе адресации), либо вторую группу выходов мультиплексора 14 (при косвенном способе адресации).1Таким образом, введение в ЗУ формирователя режима адресации позволяет реализовать косвенный способ адресации, что значительно расширяет область применения ЗУ, особенно при использовании в вычислительных системах совместно с микропроцессорами.Формула изобретенияЗапоминающее устройство, содержащее формирователь сигналов записи, входы которого являются информационными входами устройства, формирователь адресных сигналов, дешифратор и накопитель, информационные входы которого соединены с выходами формиПодписи ираж 485 аказ 27 иям при ГКНТ СССР(5 НИИПИ Государственного комитета по изобретениям и отк 113035, Москва, Ж, Раушская наб., д енно-издательский комбинат "Патент", г.ужгород Гагарина, 101 изв 5 15 рователя сигналов записи, выходы формирователя адресных сигналов соединены с входами дешифратора, выходы которого соединены с адресными входами накопителя, о т л и ч а ю щ е ес я тем, что, с целью расширения области применения за счет обеспечения косвенной адресации, в устройство введен формирователь режима адресации, причем его первые информационные входы соединены с информационными выходами накопителя, вторые ин 50582 6 формационные входы формирователя режима адресации являются адресными входами устройства, входы формирователя адресных сигналов соединены с 5 адресными выходами формирователя режима адресации, информационные выходы которого являются информационными выходами устройства, управляющий вход формирователя режима адресации является входом задания режима адресации устройства,