Запоминающее устройство

-24 4 58 07 9/213,06.8828 02 90. ляет иост шидр Бюл. 11 8диотехнический инсти екпи шибки, первыилок контроля,мяти, регистр,ы элементов ИП вич и С.А.Майоров (088.8)свидетельство СССРС 11 С 29/00, 1983идетельство СССРС 11 С 29/00, 1985 И и элеаружении рек тируев сение емент при о ной к ся за(54) ЗАПОМИНА 101 ЕЕ УСТР 011 С (5 ) Изобретение относите тельной технике и может б зовано при создании систе повышенной надежностью и энергопотреблением. Целью ВО к вычислиассоциативн справ ннои изоб тересмть исполм памяти что сигнал ия достигаетс ограниченн изобретен ходами 10 соединенный с входами первого блока 11 коррекции ошибок и с 4 Двходами первого блока 12 вычисления уфЬпризнака ошибки, второй блок 13 кор- асафрекции ошибок с входами 14, инйорма- )ционные выходы 15 устройства, первыйдешифратор 16 с выходами 17 и входами ф18,второй дешиЬратор 19 с выходами20 и входами 21, элементы ИПИ 22, входы,23 блока 24 контроля, второй блок25 вычисления признака ошибки, блок26 ассоциативной памяти (ГАП), первый Зфф27, второй 28 и третий 29 выходы блока 24 контроля, первый выход 30 признака записи БАП 26,адресные входы 31устройства, первый 32 и второй 33 управляющие входы устройства, группуэлементов И 34, первые входы которьх,запоми - схема ции блоГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) АвторскоеР 1014042, кл.Авторское сК" 1195393, кл. Изобретение относится к вычислиельной технике и может быть исполь зовано при создании систем памяти с повьяяенной над ежнос тью и о г ран иченным энергопотреблением.1 ель изобретения - уменьшение потребляемой мощности,На Ьиг,1 изображена схеманаюшего устройства; на Лиг.2включения элементов ИЛИ первой группы; на Фиг.3 - пример реализака контроля.Запоминающее устройство содержит коммутатор 1, информационные входы 2 устройства, вход 3 записи устройства входы 4 коммутатора 1, выходы 5 коммутатора 1, накопитель 6, шифратор 7 выходы 8 накопителя 6, регистр 9, вь ЯО 1547035 я уменьшение потребляемо мощУстройство содержит накопитель,р, первый и второй блоки кор"ошибок, первый и второй блоки вычисления признака о второй дешибраторы, б блок ассоциативной па первую и вторую групп коммутатор, группу эл мент И, В устройстве кодом Хэмминга первич мой ошибки производит синдрома ошибки в бло памяти и перезапись и формации в накопитель писи подается только на вход авного разряда накопителя. 3соедицецы с вьгходстм элелтецта 11 35,вьгхотетт 36 груптты элементов И 34 соединецьт с входами первой групгы элементоет ИИ 37, вьгходът которой соединецы с вьгходдми 38 цдтгопителя 6,Первая группа элементов ИПИ 37состоит из элементов ЛИ 39. В режиМЕ ЗДПЦСИ Ега ВЫХОДЕ ВСЕХ ЭЛЕМЕЦтогтИЛИ 39 будут единичные сигналы, д врежиме считывания (повторцой записи)лишь цд соответствующих неистт,эдвкьтхРазрядах слова.Влок 24 контроля содержит первыйэлемент ИЛИ 40 блок 41 свертки помодулю двд, элементы И 42 - 46 с выходами 47 - 50, второй 51 и третий 52элементы ИЛИ,Сигнал логической единицы ца вьтходе элемента ИПИ 40 будет прч наличиив считанном слове хотя бы одной отпиб -,ки, такой же сигнал на выходе элемен та И 46 - при нечетном числе ошибокна выходе 27 - при появлении первойошибки в слове на выходе 28 - неисправимой Ошибки, 29 - при повторныхошибках.Запоминающее устройство работаетследующим образом,В режиме записи (на входе 3 записи устройства - единичный уровень)входная ингЬорматЕия (Р, разрядов) с ин, тЬормаиионньтх входов 2 устройства по- .ступает в коммутатор 1, на основаниичего птифратор 7 вырабатывает т проверочцых символов в соответствии с применяемым кодом Хэмминга. Сформированное таким образом кодовое слово зацисывается в накопитель 6 по адресу,установленному на входах 31 устройства. В течение всего цикла на другихуправляющих входах устройства поддерживается нулевой уровень сигнала,В режиме считывания кодовое словос выходов 8 накопителя 6 по сигналуна входе 33 (единичньгй сигнал на входе 33 должен вырабатываться черезвремя, пока на ветгходах 8 накопителя6 не установится считываемое слово)поступает в регистр 9, работакпяий попереднему ЕЬронту управляющего сигналана входе 33, а затем - в первый блок11 коррекции ошибки и в первый блок12 вычисления признака ошибки, Приоотсутствии ошибок (отказов или сбоевэлементов памяти - ЭП) признак отяибкиравен нулю, в результате чего нд выходе 30 БАП 26 будет единичньнт сиг"нал, а на выходах дешиАраторотт 16 и 10 20 25 30 35 40 45 50 55 19 - нулевые сигналы. Считанные из натсогтитеття 6 итттЬорматтиоетттьте символы проходят ца выходы 15 устройства без изменений, Ид вьгходе 28 устройства вырабатывается сигнал об отсутствии ошибок и, как следствие этого, на входе 32 - сигнал обнуления регистра 9, на входе 33 - цулевой уровень сигнала.При появлении первой ошибки ее признак, сформированньпт блоком 12, имеет нечетный вес, так как используется код с кодовым расстоянием г - (на выходе блока 41 - гЬиг,З единичньпт сигнал, а на выходах БАП 26 - нулевые символы) . Признак ошибки с входов 23 блока 24 проходит через блок 25 цд входы 18 детттитЬратора 16 без изменений. В деитигЬраторе 16 устанавливается точное местоположение ошибочного бита - ца одном из выходов 17 детттиЬратора 16 будет единичный сигнал. Б блоке 11 происходит исправление ошибки путем инверсии ошибочного бита. цтттормаиионные разряды кодового слова проходит на выходы 15 устройства, Параллельно с этим, на вьглодах 27 и 29 блока контроля 24 вырабатываются единичные сигналы, которые разрешают перезапись исправленного бита в соответствующий ЭП накопителя 6 (выход 29), который совместно с другими биФдми слова поступает на входы 4 коммутатора 1. Иа выходах коммутатора 1 и нитЬратора 7 будет находиться кодовое слово без ошибок. Вместе с тем, на одном из выходов 36 соответствующего элемента И 34 будет единичный сигнал, который, проходя через соответствующий элемент ИЛИ 37, разрешает пере .апись в нужный ЭП накопителя 6 правильного двоичного символа. Если обнаруженная ошибка возникла из-за сбоя ЭП, то повторная запиФь правильного бита изменит состояние этого элемента. ерез время гарантированной перезаписи скорректированного бита ца вход 33 поступает нулевой уровень сигнала, д после того (как на всех выходах 38 установится нулевой уроветц ) сигналом на входе 32 регистр 9 обнуляется, В следующем цикле считывания интЬормации из этой же ячейки накопителя 6 ошибок в слове не будет, если ранее произошел сбой. Вьдача ингЬормдетии на выходы 15 устройства осуществляется как и в случае, когда ошибок вообще не было ранее.5 1 з 4 Однако единичный сигнал на выходе 27блока 24 контроля разрешит обнулить соответствующую ячейку БАП 26, Если ранее возник отказ ЭЛ, то состояние соответствующих ЭП накопителя б и разрядов БАП 26 не изменится, так как на выходах 27 и 29 блока 24 контроля установлены нулевые символы.Если при последующих обращениях к ЭП накопителя б в цикле считывания обнаружится ненулевой синдром (признак ошибки) четного веса, то это означает, что в считанном слове обнаружены две ошибки. Если обе ошибки воз"никли в промежутке времени между, двумя последними циклами, то единичный сигнал на выходе 28 блока 24 контроля запрещает (через процессор) выдачу информации. Если же одна из этих ошибок возникла в предыдущих циклах (при обращении к данной ячейке), о чем свидетельствует нулевой сигнал на выходе 30 БАП 26, то изменения состояния опрашиваемых ЭП накопителя 6 и соответствующей ячейки БАП 26 не происходит. Синдром двойной ошибки в блоке 25 суммируется с синдромом одиночной ошибки, который поступает на второй вход блока 25 с входа 21 БАП 26. В блоке 11 исправляется ошибка, которая возникла позже, ав блоке 13 - возникиая ранее. Таким образом, на выходы 15 устройства поступит слово без оиибок .Формула изоб ре тенияЗапоминающее устройство, содержащее накопитель, шифратор, первый и второй блоки коррекции ошибок, первый и второй блоки вычисления признаков ошибки, первый и второй дешиАраторы, блок контроля, блок ассоциативной памяти, регистр, первую группу элементов ИЛИ и коммутатор, информационные входы первой группы которого являются информационными входами устройства, а выходы подключены к входам информационных разрядов дешийратора и к входам шифратора, выходы которого соединены с входами контрольных разрядов накопителя, выходы которого подключены к информационным входам регистра, выходы которого соединены с входами первого блока вычисления признаков ошибки и с входами первой группы первого блока коррекции ошибок, входы второй группы которого 7035 6подключены к выходам первого деииЬ- ратора, а выходы соединены с информационными входами второй группы коммутатора и с входами первой группы второго блока коррекции ошибок, входы второй группы которого подключены к выходам второго дешифратора, а выходы являются информационными выходами устройства, входы первого деппИ- ратора соединены с выходами второго блока вычисления признаков оиибки, входы первой группы которого подключены к выходам первого блока вычисления признака ошибки, информационным входам блока ассоциативной памяти и к входам группы блока контроля, вход которого соединен с выходом признака записи блока ассоциативной памяти, 20 вход записи которого подключен к первому выходу блока контроля и является выходом признака первичной ошибки устройства, информационные выходы блока ассоциативной памяти соединены 25 с выходами второй группы второго блока вычисления признака ошибки и с входами второго де 1 ииАратора, адресные входь блока ассоциативной памятиявляются адресными входами устройства и подключены к адресным входам накопителя, входы записи которого соединены с выходами элементов ИЛИ первой группы, первые входы которых подключены к управляющему входу коммутатора и являются входом записи устройства, вход сброса и синхровход регистра являются соответственно первым и вторым управляющими входами устройства, второй и третий выходы блока контроля являются соответственно вы-.ходами признаков некорректируемой и повторной ошибки устройства, о т л и ч а ю щ е е с я тем, что, с целью уменьшения потребляемой мощности, 45 в устройство введены элемент И, группа элементов И и вторая группа элементов ИЛИ, причем прямой и инверсный входы элемента И соединены соответственно с третьим выходом блока контроля и с входом записи устройства, выход элемента Р подключен к первым входам элементов И группы, вторые входы которых соединены с третьим управляющим входом устройства, третьи входы элементов И группы подключены к выходам соответствующих элементов ИЛИ второй группы, первые и вторые входы которых соединены с соответствующими выходами первого и второго154 7035;,Составитель О.ИсаевРедактор А.Ревин Техред Л.Сердюкова Корректор ец Заказ 84/90 Тираж 482 Подписное, ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., д, 4/5 оизводственно-издательский комбинат "Патент", г. Ужгород, ул рина, 10 девиЬраторов, выходы элементов Игруппы подключены к вторым входам соответствуюних элементов ИЛИ первойгруппы.