Многоканальное буферное запоминающее устройство

Союз Советскнк Соцналнстнческ Республик ОРСКСВИДЕТЕЛЬСТВУ(Ьеударстваииый кенитет СССР ал делан изебрвтеиий и етврытий) МНОГОКАНАЛЬНОЕ БУФЕРНОЕ ЗАПОМИНАЮЩЕ УСТРОЙСТВОны к15ков,равлеветстторыхра ад техническим рею является одно" ее близки едлагаемо м к Изобретение относится к запоминающим устройствам и может быть испольВ зовано в системах сбора, регистрации и обработки информации в качестве мно гбканального унифицированного буферного запоминающего устройства.Известно запоминающее устройство, содержащее блоки оперативной памяти, каждый из которых имеет блок местного управления, входы приема кода адреса, кода числа и запроса, накопи" тель и выходной коммутатор, входами соединенный с выходами накопителя, а выходами - с выходными кодовыми шинами числа 113 .Недостаток устройства - невозможность перераспределения оперативной памяти между каналами, а следовательно ее неэффективное использование в тех случаях, когда загрузка каналов, т.е. обьем информации в каналах меняется.Наибол м еканальное буферное запоминающее уст ройство, содержащее блок оперативной, памяти, информационные входы и выходы которого через элементы И подключены: соответственно к выходам и входам входного и выходного регистров, счетчики адресов записи и считывания, соединенные с блоком управления, де" аифратор адреса, подключенный к блоку оперативной памяти, генератор импульсов, выходы которого подключен к блоку управления, элементы ИЛИ по числу. разрядов счетчиков, элементы И, информационные входы которых подключе"выходам соответствующих счетчнуправляющие входы - к блоку упния, а выходы - к входам соотвующих элементов ИЛИ, выходы косоединены с входами дешифратореса 21.Однако устройство не позволяет выборочно принимать информацию в опе ративную память и, если его сделать многоканальным, не рассчитано на пе 9039715 10 15 20 25 30 35 40 45 50 55 рераспределение оперативной памятимежду каналами, так как в нем отсутствуют такие устройства, как приоритетные блоки записи и считывания, счетчик принимаемых слов, перепрограммируемое постоянное запоминающее устройство, блоки сравнения или им подобные, т.е. такие, отсутствие которых ограничивает функциональныевозможности устройства и не позволяетэффективно использовать емкость оперативной памяти в многоканальном запоминающем устройстве,Цель изобретения - повышение эфФективной емкости устройства.Поставленная цель достигается тем,что в устройство, содержащее генератор импульсов, блок оперативной памяти, информационные выходы которогоподключены ко входам выходного регистра, блоки приема информации по числуканалов, причем каждый из блоков приема информации содержит блок управления, счетчики адресов записи и считывания, соединенные с блоком управления, входной регистр,при этом первыевыходы входных регистров, информационные выходы счетчиков адресов записи исчитывания соединены соответственно синформационными входами элементов Ипервой, второй и третьей групп,. адресные входы накопителя соединены свыходами элементов ИЛИ первой группы, входы которых подключены к выходам элементов И второй и третьейгрупп, введены вторая группа элементов ИЛИ и дешифраторы каналов, а вкаждый из блоков приема информациивведены счетчик принимаемых слов,два программируемых постоянных запоминающих блока, три схемы сравнения,причем информационные входы блока оперативной памяти соединены с выходамиэлементов ИЛИ второй группы, входыкоторых подключены к выходам элементов И первой группы, управляющие входы элементов И первой и второй группподключены к соответствующим выходампервого дешифратора каналов, один извходов которого соединен с первым выходом генератора импульсов, а другиевходы подключены к первым выходам блоков управления, один из входов вторб.го дешифратора каналов подключен ковторому выходу генератора импульсов,другие входы соединены со вторыми выходами блоков управления, один из выходов второго дешифратора каналовподключен к управляющему входу выход ного регистра, другие выходы соединены соответственно с управляющимивходами элементов И третьей группыи с первыми входами блоков управления, в каждом блоке приема информациивторые, третьи, четвертые и пятыевходы блока управления подключены состветственно ко вторым выходам входного регистра и выходам схем сравнения, а третьи, четвертые и пятыевыходы - к первому входу счетчика принимаемых слов и входам программируемых блоков постоянной памяти, входсчетчика принимаемых слов подключенк третьему выходу входного регистра,а выход - к первому входу первой схемы сравнения, второй вход которой подключен к выходу первого программируемого блока постоянной памяти, выходы второго программируемого блока постоянной памяти подключены соответственно к первым входам второй и третьей схем сравнения и входам счетчиков адресов записи и считывания, выходы которых соединены соответственносо вторыми входами второй и третьейсхем сравнения.На фиг. 1 изображена структурнаясхема предлагаемого устройства; нафиг. 2 - временные диаграммы, поясняющие работу генератора импульсов; нафиг, 3 - временные диаграммы, поясняющие работу устройства при числе каналов и = 4),Многоканальное буферное запоминающее устройство содержит генератор 1импульсов, блок 2 оперативной памяти,первый 3 и второй 4 дешифраторы каналов, выходной регистр 5., и блоков 6приема информации, первую 7 и вторую 8группы элементов ИЛИ, состоящие соответственно из к и м элементов ИЛИ,первую группу ии элементов И 9, вторую 10 и третью 11 группы ик элементов И. Каждый из блоков 6 содержитблок 12 управления, входной регистр 13,счетчик .14 принимаемых слов, счетчик 15 адресов записи и счетчик 16считывания, первый 17 и второй 10программируемые постоянные запоминающие блоки, первую 19, вторую 20 и третью 21 схемы сравнения.Информационные входы блока 2 соединены с выходами элементов ИЛИ 8,входы которых подключены к выходамэлементов И 9, Управляющие входы элементов И 9 и 10 подключены ксоответствующим выходам дешифратора 3, одиниз входов которого соединен с первымсцт ю оВ ." 50 время обращения к блоку 2. оперативной памяти;максимальное время срабатывания всех управляоцих схем; период записи одного слова. 55 в блок 2 оперативнои памяти; период считывания одного слова из блока 2 оперативной памяти. где ЕЬсетЪщтвыходом генератора 1, а другие входыподключены к первым выходам блоков 12.Один из входов дешифратора 4 подключен ко второму выходу генератора 1другие входы соединены со вторыми выходами блоков 12. Один иэ выходовдешифратора 4 подключен к управляющему входу регистра 5; другие выходысоединены соответственно с управляющими входами элементов И 11 и первыми 10входами блоков 12. В каждом блоке 6первые выходы регистров 13 соединеныс информационными входами элементов 11 9, вторые, третьи, четвертые ипятые входы блока 12 подключены состветственно ко вторым выходам регистра 13 и выходам схем 19-21 сравнения,а третьи, .четвертые и пятые выходык первому входу счетчика 14 и входамлоков 17 и 18, вход счетчика 14 под 20лючен к третьему выходу регистра 13,а выход - к первому входу схемы 19сравнения второй вход которой подключен к выходу блока 17, выходы блока 18 подключены соответственно к 25первым входам схем 20 и 21 сравненияи входам счетчиков 15 и 16, выходыкоторых соединены соответственно совторыми входами схем 20 и 21 сравнения. 36Устройство работает следующим образом.Генератор импульсов 1 непрерывновырабатывает две импульсные последовательности с равныни частотами Г 1и Г (Г = Г), но разнесен 1ными по времени ( фйг, 2) . Импульснаяпоследовательность Г поступает надешифратор 3, где синхронизирует запись слов в блок 2 оперативной памя вти, а Р - в дешифратор 4, где синхронизирует считывание слов из бло"ка 2 оперативной памяти,Для нормальной работы устройствадолжны выполняться следующие условия: 5Е,т, . 7., 2 д 7,Таким образом, эа счет разнесенияимпульсных последовательностей Г иГ и выполнения вышеприведенных условий операции запись в блок 2 оперативной памяти и считывание из негосовмещены (Фиг. 3),Перед началом работы в первыйблок 17 всех блоков 6, которые будутзадействованы, записываются номера(коды) слов, подлежащих регистрацииили, если слова, подлежащие регистрации, расположены подряд, номер первого и последнего слова, а в блоке 12управления устанавливается соответствующий режим работы.Вся оперативная память разбивается на эоны. Для каждого канала отво"дится зона величиной 2 И ячеек(где Н - число слов, поступающих по1-му каналу). В блок 18 записываетсяномер первой ячейки зоны, двух средних и последней, Например, пустьМ; = 60 и для данного канала отводятся ячейки с номера 101 по 220 блока 2 оперативной памяти. В этом случае в блок 18 записываются номераячеек 101, 160, 161 и 220. Ячейкис номера 101 по 160 будем называтьпервой половиной эоны, причем ячейка 101 - первая, а, 160 - последняяданной половины зоны. Ячейки с номера 161 по 220 будем называть второйполовиной зоны, причем ячейка 161первая, а 220 - последняя второй половины зоны, отведенной для данногоканала.Рассмотрим работу одного канала,так как остальные работают аналогично.По каждому импульсу начала обмена(,ИНО), поступающему с регистра 13,блок 12 управления канала устанавливает в "0" счетчик 14 принимаемых слов,а из блока 17 подает на схему 19 сравнения номер первого слова, подлежащего записи в память (или слова,с которого надо начать запись) .По мере поступления информации счетчик 14 последовательно изменяет свои состояния по сигналам, поступающим с регистра 13. При совпадении номеров слов ( кодов), поступивших на схему 9 сравнения из блока 17 и со счетчика 14, в блок 12 управления подается сигнал о необходимости записи в память данного слова.При поступлении в регистр 13 следующего слова блок 12 управления подает на вход схемы 19 сравнения иэблока 17 номер следующего слова, подлежащего регистрации и т,д, до следующего ИНО (или до совпадения с номером последнего слова, подлежащегорегистрации) . Таким образом в каждом 5блоке 6 происходит селекция поступающей, на запись информации в соответствии с заданной в блоке 17 программой;Запись информации в блок 2 оператив"ной памяти осуществляется следующимобразом,По нечетным ИНО в счетчик 15 изблока 18 записывается номер (код адреса) первой ячейки первой половинызоны памяти, отведенной для данногоканала, а по четным ИНО в счетчик 15из блока 18 записывается номер (кодадреса) первой ячейки второй половины эоны памяти.При поступлении в блок 12 управле- Иния со схемы 19 сравнения сигнала онеобходимости записи в память слова,блок 12 управления дает заявку на запись В дешифратор 3, В,соответствиис приоритетом дешифратор 3 выдает 25сигнал разрешения записи на один изего выходов, соответствующий данномуканалу, Сигнал разрешения открываетсоответствующие к элементов И 10, разрешая поступление кода адреса записи с выходов счетчика 15 через элементы ИЛИ 7 на адресные входы блоКа 2 оперативной памяти. Одновремен но этот же сигнал разрешения открывает элементы И 9 разрешая поступление)информации с информационных входоврегистра 13 через элементы ИЛИ 8 навход блока 2 оперативной памяти.После записи очередного слова всчетчик 15 адреса записи каждый раздобавляется единица.После записи первого слова в однуиз половин зоны при нечетном ИНО изблока 18 на первый вход схемы 20сравнения подается нЬмер последнейячейки первой половины зоны, а причетном ИНО из блока 18 на вход схемы 20 сравнения подается номер последней ячейки второй половины. зоны.На второй вход схемы 20 сравненияподается код с выхода счетчика 15.При выработке сигнала сравнения схемой 20 сравнения остается свободнойодна последняя ячейка соответствующей половины эоны и, следовательно,55может быть записано только одно слово информации. Если и после этого.в блок 2 управления со схемы 19 срав.нения поступает сигнал о необходимости записи очередного слова, блок 12управления вырабатывает сигнал переполнения, а запись в блок 2 не про-изводится.Таким образом, схема 20 сравненияслужит для защиты второй половины зоны и зон, отведенных другим каналампри сбоях счетчиков 14; счетчиков 15и для обнаружения ошибок в программах, когда эоны заданы неверно (перекрываются),После заполнения информацией соответствуоцей полбвины зоны памятиона ставится в очередь на считывание.Считывание информации иэ блока 2оперативной памяти происходит следующим образомПо нечетным ИНО в счетчик 16 изблока 18 записывается номер (код адреса) первой ячейки, а на схему 21сравнения подается номер последнейячейки второй половины зоны памяти,отведенной для данного канала, а гючетным ИНО в счетчик 16 из блока 18записывается номер ( код адреса) первой ячейки, а на схему 21 сравненияподается номер последней ячейки первой половины зоны памяти.В соответствии с приоритетом данного канала дешифратор 4 разрешаетпоступление сигналов считывания йоодному из его и выходов в соответствуоций блок 12 управления и далеена счетчик 16 считывания, который последовательно изменяет свои состояия. Сигнал разрешения, задержанныйтносительно первого на время, необходимое для срабатывания счетчикаадреса считывания, по одному из идругих выходов дешифратор 4 поступаетна соответствующие элементы И 11 иразрешает поступление кода адресасчитывания с выходов счетчика 16 через элементы ИЛИ 7 на адресные входыблока 2 оперативной памяти. Одновременно с отдельного выхода дешифратора 4 поступают импульсы записи науправляющий вход выходного регистра 5,Считывание продолжается до выработки сигнала схемой 21 сравнения, на входы которого поступают номер последней ячейки соответствующей половины зоны памяти иэ блока 18 и код с выхода счетчика 16,.Использование предлагаемого устройства, как унифицированного в системах сбора, регистрации и обработки информации с различным объемом инфор90399мации в каждом канале, но с заданной максимальной пропускной способностью на выходе, исключает затраты на разработку новых устройств и позволяет заменить несколько устройств (по чис лу каналов) одним. формула изобретения10Многоканальное буФерное запоминающее устройство, содержащее генератор импульсов, блок оперативной памяти, информационные выходы которого под- ключены ко входам выходного регистра,блоки приема информации по числу каналов, причем каждый из блоков приема информации содержит блок управления, счетчики адресов записи и считывания, соединенные с блоком управления, входной регистр, при этом первые выходы входных регистров, информационные выходы счетчиков адресов записи. и считывания соединены соответственно с информационными входами эле- ментов И первой, второй и третьей групп, адресные входы накопителя соединены с выходами элементов ИЛИ первой группы, входы которых подключены к выходам элементов И второй и третьей групп, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективной емкости устройства, оно содержит вторую группу элементов ИЛИ и дешифраторы каналов, а в каждый из блоков приема информации введены счетчик принимаемых слов, два программируемых постоянных запоминающих блока, три схемы сравнения, причем информационные входы блока оперативной памяти соединены с выходами элементов ИЛИ второй группы, входы которых подклю 1 чены к выходам элементов И первой группы, управляющие входы элементов И первой и второй групп подключены к соответствующим выходам первого де" 71 10шифратора каналов, один из входовкоторого соединен с первым выходомгенератора импульсов, а другие входыподключены к первым выходам блоковуправления, один из входов второгодешифратора каналов подключен ко второму выходугенератора импульсов, другие входы соединены со вторыми выходами блоков управления, один из выходов второго дешифратора каналовподключен. к управляоцему входу выходного регистра, другие выходы соединены соответственно с управляющимивходами элементов И третьей группыи с первыми входами блоков управления, в каждом блоке приема информа-,ции вторые, третьи, четвертые и пятыевходы блока управления подключенысоответственно ко вторым выходам входного регистра и выходам схем сравнения, а третьи, четвертые и. пятые выходы - к первому входу счетчика принимаемых слов и входам программируемых блоков постоянной памяти, входсчетчика принимаемых слов подключенк третьему выходу входного регистра,а выход - к первому входу первойсхемы сравнения, второй вход которойподключен к выходу первого программируемого блока постоянной памяти,выходы второго программируемого блока постоянной памяти подключены соответственно к первым входам второйи третьей схем сравнения и входамсчетчиков адресов записи и считывания, выходы которых соединены соответственно со вторыми входами второйи третьей схем сравнения,Источники информации,принятые во внимание при экспертизеШигин А.Г., Дерюгин А.А. Цифровые вычислительные машины (памятьЦВМ) . М., "Энергия". 1975, с. 4952. Авторское свидетельство СССР903971СвитаЖмисСоставитель В. РудаковРедактер С, Юско Техред Ж. Кастелевич Корректор Г ОгаРЗаказ 133/35 Тираж 623 ПодписноеВНИИйИ Государственного комитета СССРпо делам изобретений и открытий113035 Москва ЖРаущская наб д. 4/Филиал ППП "Патент", г. Ужгород, ул, Проектная,