Запоминающее устройство с самоконтролем

Союз СоветскнхСоцналнстнческнхРеслублнк ОП И САНИ Е (и)898510ИЗОБВЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритет ио делен изобретеиий и открытийИзобретение относится к запоминающимустройствам и может быть использовано вЦВМ для хранения информации, в частностив микропрограммных устройствах управления.Известно запоминающее устройство, содержащее формирователь адреса, накопитель с зонами контроля и информационных сигналов, коммутаторы, включенные на выходе накопителя, дешифратор переключения коммутаторов, суммирующее устройство и блок сравнения 11.1 ОНедостатком этого устройства является отсутствие в нем контроля работоспособности формирователя адреса и контроля работоспособности накопителя по отдельным словам, выбираемым из накопителя.15Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее формирователь адреса, накопитель с зонами контроля и информационных сигналов, регистр числа, два блока контроля 21.В этом устройстве не проверяется работа дешифрарора адреса, осуществляется недостаточная проверка работоспособности накопителяи используются сложные, многоступенчатые свертки в блоках контроля, что снижает надежность запоминающего устройства.Цель изобретения - повышение надежности запоминающего устройства.Поставленная цель достигается тем, что в запоминающее устройство с самоконтролем, содержащее последовательно соединенные регистр адреса, дешифратор адреса и накопитель, информационные и контрольные выходы которого подключены соответственно к одним из входов первого и второго блоков контроля, выходы которых соединены со входами элемента И, выход которого является одним из выходов устройства, введена группа элементов И и последовательно соединенные дополнительные регистр адреса, дешифратор ад. реса и накопитель, информационные и контрольные выходы которого подключены к другим входам второго и первого блоков контроля, первые входы элементов И группы соединены с информационными выходами нако. пителя, вторые входы - с выходом элемента И, а выходы являются другими выходами устройства, входы дополнительного регистраадреса подключены к адресным входам устройства,На чертеже представлена структурная схема запоминающего устройства с самоконтролем.Запоминающее устройство содержит накопитель 1 с зонами контрольных 2 и информационных 3 сигналов, адресные входы которого подключены через дешифратор адреса 4и регистр адреса 5 к адресным входам 6 запоминающего устройства, связанным с внеш рним формирователем адреса (на чертеже непоказан), первый 7 и второй 8 блоки контроля (в качестве которых могут быть использованы многоступенчатые свертки), элемент И9, выход которого является выходом 10 за-.поминающего устройства, соединенным с внешним устройством обработки неисправностей,Запоминающее устройство имеет выходы 11,Устройство также содержит дополнительныйнакопитель 12 с зонами контрольных 13 и ин- Оформационных 14 сигналов, адресные входыкоторого подключены параллельно ко входам 6запоминающего устройства через дополнительные дешифратор адреса 15 и регистр адреса16, а также группу элементов И 17.Информационные и контрольный выходынакопителя 1 подключены соответственно кодним из входов первого 7 и второго 8 блоков контроля, выходы которых соединены совходами элемента И 9, Информационные иконтрольный выходы накопителя 12 подключены к другим входам блоков 8 и 7. Первыевходы элементов И 17 соединены с информационными выходами накопителей 1 и 12, авыходы подключены к выходам устройства 11.Запоминающее устройство с самоконтролемработает следующим образом.По адресу, подаваемому на входы 6 запоминающего устройства из внешнего устройства,из эон информационных сигналов 3 и 14 на.копителей 1 и 12 выбирается полное слово,которое проходит через элементы И 17 навыходы 11 запоминающего устройства при исправной работе всех устройств, входящих всостав запоминающего устройства, Одновремен.но с выборкой и формированием информационного слова осуществляется проверка достоверности передаваемой информации и правильности работы всех устройств, входящих в состав запоминающего устройства, Это осуществляется с помощью блоков контроля 7 и 8, 50Блокировка выходов элементов И 17 осу.ществляется при неправильной информации навыходе накопителей 1 и 12 и при неправильной работе устройств, входящих в состав запоминающего устройства.Использование двух раздельных накопителей с зонами контрольных и информационных сигналов, выходы которых подключены "пе.рекрестно" ко входам блоков контроля, а ад. ресные входы параллельно через раздельные дешифраторы адреса и регистры адреса - ко входам запоминающего устройства, позволяет в предложенном устройстве на оборудовании контроля, используемом в известном только для контроля правильности считывания информации из накопителя, осуществлять также и проверку правильности работы дешифраторов адреса, регистров адреса. Кроме того, достоверность считываемой информации повышена примерно в два раза, так как в предложенном устройстве используется один контрольный разряд на каждую половину выбираемого слова, в то время как в известном используется один контрольный разряд на все выбираемое слово.Формула изобретенияЗапоминающее устройство с самоконтролем,содержащее последовательно соединенные регистр адреса, дешифратор адреса и накопитель,информационные и контрольные выходы которого подключены соответственно к одним извходов первого и второго блоков контроля,выходы которых соединены со входами эле.мента И, выход которого является одним извыходов устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности устройства, оно содержит группу элементов И ипоследовательно соединенные дополнительныерегистр адреса, дешифратор адреса и накопитель, информационные и контрольные выходыкоторого подключены к другим входам вто.рого и первого блоков контроля, первые входы элементов И группы соединены с информационными выходами накопителя, вторые входы - с выходом элемента И, а выходы явля.ются другими выходами устройствавходы дополнительного регистра адреса подключены кадресным входам устройства.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР Ио 746743,кл. 6 11 С 11/00, 1978,2. Процессор ЭВМ ЕС - 1020. Под ред.А; М, Ларионова, М., "Статистика", 1975, с, 129898510 Составитель В, РудаковТехред С,Мигунова Корректор М. Демчик Редактор А. Долинич Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 Заказ 11959/70 Тираж 623 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5