Запоминающее устройство с автономным контролем

(22) Заявлено 04,04.80 1)М. Кл.11 С 2 о присоединением заявки РЙ -ЬсударстваивВ квивтвт СССР ао делан нэобретекк к вткрыткй) Приоритет -Опублнков ано 30.12.81. Бюллетень Маа опубликования описания 30,12.81(71) Заявитель ский ордена Ленина энергетический инсти 54) ЗАПОЯНАИЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМИзобретение относится к вычислительноитехнике, а именно к запоминающим устройствам с модульной структурой и схемами обнаружения многократных ошибок.Известны запоминающие устройства с об. наружением ошибок и контролем арифметичес-ких операций на основе числового контроля по модулю 3, содержащие блок памяти с мо. дульной структурой, блоки формирования контрольных разрядов по модулю 3, схемы выра- ботки ошибки и обнаруживающие;100% одно 1 О кратных и трехкратных ошибок, 33,3% дву. кратных и 0% четырехкратных, если ошибки носят ассиметричный и детерминированный характер 1.Известны запоминающие устройства с обна.ружением ошибок на основе использования нес кольких нечетных модулей и позволяющие исправлять однократные ошибки 2,Однако для реализации обнаружения оши.бок требуется большая избыточность.20Наиболее близким по технической сущности и схемному решению к предлагаемому является запоминающее устройство с автоном. ва и А, К. Столяров1 щ Иатдтю. ным контролем,. основанным на сочетаниичислового контроля по модулю 3 и по моду.лю 2, содержащее 4-разрядных модулей памяти,первый и второй блоки формирователей контрольных разрядов по модулю 3, схему выработки ошибки, первый и второй формирователи четности, входные и выходные числовыешины, при этом входы модулей памяти соеди.иены со входными числовыми шинамн, соеди.пенными также со входами первого блока формирователей контрольных разрядов по модулю3 и входами первого формирователя четности,входы которого соединены с модулями памяти, выходы модулей памяти соединены со схемой выработки ошибки и выходными числовыми шинами, соединенными также со вторымблоком формирователей контрольных разрядовпо модулю 3 и вторым формирователем чет.ности, выходы которого соединены со схемойобнаружения ошибки, соединенной такжесвыходом второго блока формирователей контрольных разрядов по модулю 3 13,Недостатком известного устройства являет.ся невозможность обнаружения всех двукратных894797 эО иэ кодов считанных чисел, которые поступают55 в блок 7 контроля. При этом одноразрядные, трехразрядные и часть двухраэрядных ошибок и четырехкратных ошибок, возникающих при отказах в модульных запоминающих устрой. ствах, т,е. недостаточная точность контроля,Цель изобретения - повышение точности контроля.Указанная цель достигается тем, что в запоминающее устройство с автономным контролем, содержащее накопитель, информационные входы которого подключены ко входам первого формирователя контрольных разрядов и являются входами устройства, информационные выходы накопителя подключены ко входам второго формирователя контрольных разрядов и являются выходами устройства, одни контрольные входы накопителя подключены к выходам первого блока формирователей четности, входы которого подключены к выходам первого формирователя контрольных разрядов, блок контроля, первая группа входов которого подключена к контрольным выходам накопителя, вторая группа входов блока контроля подключена к выходам второго блока формирователей честности, входы которого подключены к выходам второго формирователя контрольных разрядов, дополнительно введены первый блок элементов И, входы которого подключены к информационным входам накопителя, первый формирователь четности, одни входы которого подключены к выходам первого блока элемен. тов И, и дополнительным входам первого блока формирователей четности, другие вуоды - к соответствующим информационным входам накопителя, а выходы первого формирователя четности подключены к другим контрольным накопителям, второй блок элементов И, входы которого подключены к информационным вы. ходам накопителя, и второй формирователь четности, одни входы которого подключены к выходам второго блока элементов И, и дополнительным входам второго блока формирователей четности, другие входы - к соответствующим информационным выходам накопителя, а выходы второго формирователя четности подключены к третьей группе входов блока контроля.На чертеже представлена блок схема пред. лагаемого запоминающего устройства с автоном. ным контролем. Устройство содержит накопитель 1, состоящий из М 4-х разрядных модулей памяти, числовые шины 2, первый блок 3 элементов И первый формирователь 4 контрольных разрядов, первый формирователь 5 четности, соединеннымн также с выходами, первый блок 6 формирователей четности, блок 7 контроля, информационные выходы 8, второй формирователь 9 четности, второй формирователь 10 контрольных разрядов, второй блок 11 формн 1 О 15 20 25 30 35 40 45 рователей четности, а также второй блок 12 элементов И.Устройство работает следующим образом.Коды чисел, подлежащих записи в очередном цикле записи, поступают на входы нако. пителя 1, а также на входы первого формиро. вателя 4 контрольных разрядов по модулю 3 и входы первого блока 3 элементов И. Блок 4 содержит М формирователей контрольных разрядов по модулю 3, каждый из которых определяет вычет своего 4-х разрядного моду. ля памяти. Блок 3 элементов И состоит из М элементов И и вырабатывает признаки конь юнкции для тех же модулей памяти. В пер. вом блоке формирователей четности формиру. ется два признака четности для всех М групп, получаемых в блоке 4 вычетов по модулю 3. При этом один из формирователей вырабаты вает признак четности для разрядов с весом единица, а другой - для разрядов с весом двойка. Полученные таким образом два контрольных разряда (вычет. по модулю 3) запи. сываются в два контрольных разряда, Это позволяет обнаруживать со 100% вероятностью однократные и трехкратные ошибки,33,3% всех двухкратных и 0% четырехкратнь 1 х. Необнаруживаемымн остаются двухразрядные и четырехразрядные ошибки, вычет которых ра вен 3, Чтобы выявить эти ошибки необходимо ввести третий контрольный разряд и определить его значение какК 3 = 1 а", + аз + .(а,г 1 аз г 1 аэ 4 а 4)1 мод или1,1К 3 =,2:,а, + а 4 + (а 14 а, лаз 1 а 4)1 мод 2, где аа, аз, а 4 - первый, второй, третий и четвертый информационные разряды в каж. дой группе из 4-х разрядов каждого модуля памяти, Коньюнкцию выполняют элементы И из блока 3 (по одной схеме на каждый из М модулей памяти), а формирование признака четности для каждых первого, третьего (второго, четвертого) разряда и коньюнкции производится в формирователе 5 четности, пос. ле чего полученное значение записывается в третий контрольный разряд. В режиме считывания информации кодысчитываемых чисел поступают в выходную чис.ловую шину, а контрольные разряды поступа.ют на блок 7 контроля. Аналогично работеблоков 3-6 в блоках 12, 10, 9 и 11 произ. водится выработка 3-х контрольных разрядов обнаруживаются с помощью вычета по число.вому модулю 3, а четырехкратные и оставши894797 ВНИИПИ Заказ 11500(83 ТиражФилиал ППП "Патент", г. Ужгород, ул одписн ктная, 4 еся двухкратные - с помощью дополнительного избыточного разряда и блоков 12 и 9.Таким образом получены значения трех контрольных разрядов, которые позв ляют обнаруживать ошибки до 4-ой кратности включи. тельно в М 4.х разрядных модулях памяти на интегральных запоминающих микросхемах.Применение предлагаемого изобретения позволит значительно повысить точность контроля ,за счет обнаружения всех двухразрядных и четырехразрядных ошибок и в то же время возможен контроль арифметических операций в от. лющи от других методов контроля за счет использования модуля 3. Формула изобретения Запоминающее устройство с автономным контролем, содержащее накопитель, информацнонные входы которого подключены ко входам первого формирователя контрольных раз. рядов и являются входами устройства, информационные выходы накопителя подключены ко входам второго формирователя контрольных разрядов и являются выходами устройства, одни контрольные входы накопителя подключены к выходам первого блока формирователей четности, входы которого подключены к выхошм первого формирователя контрольных разрядов, блок контроля, первая группа вхо дов которого подключена к контрольным выходам накопителя, вторая группа входов бло. ка контроля подключена к выходам второго блока формирователей четности, входы которо. го подключены к выходам второго формирователя контрольных разрядов, о т л и ч а.ю щ е е с я тем, что, с целью повышенияточности контроля, оно содержит первый блокэлементов И, входы которого подключены к 3 информационным входам накопителя, первыйформирователь .четности, одни входы которогоподключены к выходам первого блока элементов И, и дополнительным входам первого бло.ка формирователей четности, другие входы - В к соответствующим информационным входамнакопителя, а выходы первого формирователяцетноСти подключены к другим контрольнымвходам накопителя, второй блок элементов И,входы которого подключены к информацион ным выходам накопителя, и второй формирователь четности, одни входы которого нодключены к выходам второго блока элементов И,и дополнительным входам второго блока формирователей четности, другие входы - к соотг ветствующим информационным выходам пако".пителя, а выходы второго формирователя четности подключены к третьей группе входовблока контроля. 2 Источники информации,принятые во внимание при экспертизе1. Селлерс Ф, Методы обнаружения ошибокв работе СЦВМ, М., "Мир", 1972.2. Хетагуров Н. А. и Руднев Ю. П. Повы 1 п шение надежности цифровых устройств методами избыточного кодирования. М"Энергия",1974. с, 271. 3. Путинцев Н. Д, Аппаратурный контроль управляющих цифровых вычислительных машин.ф М., "Советское радио", 1966, с. 434 (прототип)