Запоминающее устройство

ео делан изебретеиий и открытий(54) ЭАПОМИНАЮЦЕЕ УСТРОЙСТВО Изобретение относится к области вычислительной техники, в частности к запоминающим устройствам с последовательной выборкой информации.Известно запоминающее устройство с выборкой информации в последовательном коде, содержащее регистр сдви-. га, входы которого соединены с соответствующими логическими шинами, адресные шины, элементы И и элемент ИЛИ, причем первые входы элементов И соединены с соответствующими выходами регистра сдвига, вторые - с соответствующими адресными шинами, а выходы - со входами элемента ИЛИ Ц.1Недостатком этого устройства является большое количество запоминающих элементов, необходимых для хранения информации,Наиболее близким к предлагаемому техническим решением является запоминающее устройство, содержащее регистр сдвига, шины управления, элементы И по количеству разрядов регистра сдвига и элемент ИЛИ, причем выходы разрядов регистра сдвига соединены с информационными входами элементов И, управляющие входы которых подключены к соответствующим адресным шинам, а выходы соединены со вхо" дами элемента ИЛИ, информационные входы регистра сдвига подключены к соответствующим шинам логического ну. ля и единицы, вход разрешения записи регистра сдвига соединен с шиной "Обращение", а выход последнего разряда регистра сдвига, подключен ко входу его первого разряда 121.Недостатком известного устройства является его сложность при хранении больших массивов информации, так как количество разрядов регистра сдвига равняется количеству хранимых чисел.Цель изобретения - повышение информационной емкости устройства.Поставленная цель достигается тем, что запоминающее устройство, содержащее накопитель, выполненный на3 9003кольцевом сдвиговом регистре, содержащем П запоминающих элементов(П)запоминающих элементов которого соединены последовательно, а первые входы П запоминающих элементов соединены с шиной "Обращение", вторые входы - с тактовой шиной, третьи входыс шиной установки в исходное состояние, четвертые входы - соответствующими шинами логического нуля и еди вницы, первые выходы П запоминающихэлементов соединены с первыми входами одних из элементов И группы, авторые выходы - с первыми входамидругих элементов И группы, выходы. которых подключены к соответствующимвходам первого элемента ИЛИ, адресные шины, содержит группу элементовИЛИ, второй, третий и четвертый элементы ИЛИ, первей, второй и третий 20элементы И и инвертор, при этом соответствующие входы элементов ИЛИ, группы второго и третьего элементов ИЛИсоединены с соответствующими адресными шинами, а выходы вторых элементов 25ИЛИ группы - со вторыми входами соответствующих элементов И группы, выход второго элемента ИЛИ соединен совходом инвертора и первым входом второго элемента И, второй вход которо- зего подключен к выходу первого запоминающего элемента, а выход - к первому входу четвертого элемента ИЛИ,второй вход которого соединен с выходом третьего элемента И, первый входкоторого соединен с выходом инвертора, а второй - с выходом П-го запоминающего элемента, пятый вход которого соединен с выходом первого элемента И, первый вход которого подключен к выходу третьего элемента ИЛИ,а второй - к пятому входу первого запоминающего элемента, а пятый вход(и)-го запоминающего элемента соединен с выходом четвертого элемента ИЛИ 4На фиг, 1 представлена блок-схемазапоминающего устройства на 20 пятиразрядных чисел; на фиг. 2 - ориентированный эйлеров граф для пятиразрядных двоичных чисел; на фиг. 3 - вре" 56менная диаграмма работы устройства,на которой введены следующие обозначения: а-сигнал "Обращение" на шинеуправления; б - сигнал на выбраннойадресной шине; в - тактовые импульсы;яг - сигнал на шине установки в исход- ное состояние; д - сигналы на выходе устройства. 17 4 Устройство содержит кольцевой сдвиговой регистр 1, запоминающие элементы 2, группы элементов в И 3, первый элеме.г ИЛИ 4, группу элементовв ИЛИ 5, второй элемент ИЛИ 6, первый элемент И 7, инвертор 8, второйэлемент И 9 третий элемент И 10,третий и четвертые элементы ИЛИ соответственно 11 и 12, тактовую шину 13, шину установки в исходное состояние 14, шину логической единицы15, шину логического нуля 16, шину 17"Обращение", адресные шины 18.Запоминающее устройство работаетследующим образом,В исходном состоянии кольцевойсдвиговый регистр 1 находится в нулевом состоянии, При поступлении импульса "Обращение" с шины 17 "обращение"на первые входы запоминающих элементов 2 в кольцевом сдвиговом регистре 1 записывается начальный код числа, который с выходов запоминающихэлементов 2 поступает на первые входы первых элементов И 3 группы. Одновременно с импульсом "Обращение"возбуждается одна из выбранных адресных шин 18, с которой разрешающий сигнал через один из элементовИЛИ 5 группы подается на второй входсоответствующего первого элементаИ 3 группы, а так как на первых входах всех элементов И 3 установленначальный код числа, то с выхода соответствующего элемента И 3 через первый элемент ИЛИ 4 на выход устройства поступает первый разряд выбранного числа. С выбранной адресной шины18 разрешающий сигнал одновременнопоступает на соответствующий входвторого элемента ИЛИ 6 или третьегоэлемента ИЛИ 11 и в соответствии сэтим на первый вход первого элемента И 7 или на вход инвертора 8 ипервый вход второго элемента И 9. Темсамым замыкается определенная цепьпереноса, начиная с запоминающегоэлемента и-го или с (п)-го,После формирования на выходе устройства первого разряда выбранногочисла подается первый тактовый сигнал на тактовую шину 13, и информация сдвигается на один разряд по кольцу только в той части кольцевогосдвигового регистра 1, которая охвачена цепью переноса из старшего разряда в младшии, тем самым подключаяк выходу устройства следующий разряд5 9003 начального кода, который является вторым разрядом выбранного числа. После сформирования на выходе устройства второго разряда на тактовую шину 13 подается второй тактовый сигнал, и информация снова сдвигается е этой же части кольцевого сдвигового регист" ра 1 на один разряд по кольцу, подключая к выходу устройства следующий разряд начального кода, который яв ляется третьим разрядом выбранного числа.После проведения Псдвигов путем подачи Птактовых импульсов, где П - разрядность хранимых е уст ройстве чисел, на выходе устройства сформируется П разрядов выбранного числа. Затем на шине установки е исходное состояние 14 формируется сигнал, по окончании которого снимает- щ ся возбуждение с адресной шины 18 и шины 17 "Обращение", а кольцевой сдвиговый регистр 1 устанавливается в нулевое состояние.125В качестве начального кода числа в кольцевом сдвиговом регистре числа 1 записан код 110010, который является кодом ориентированной цепи, образованной ориентированным эйлеро" вым графом для пятиразрядных чисел. Этому коду соответствует цепь из двух ребер с числами 11001 и 10010 (фиг, 2), Каждое из этих чисел в свою очередь является кодов ориентированного цикла, состоящего из пяти ре 35 бер, Цикл - это замкнутая последовательность неповторяющихся ребер при их последовательном обходе в направлении стрелок (фиг. 2). Легко заме"40 тить, что на фиг. 2 существует некоторое множество ориентированных цепей из трех ребер, каждое ребро которой принадлежит одной из пар циклов с езаимообратными кодами, например цепь из 11001, 10010, 00100.Таким образом, в кольцевом сдвиго вом регистре 1 коду ориентированной цепи 110010 соответствуют следующие пятиразрядные числа, которые получают е столбцах из кодов ориентиро 50 ванных циклов11001 1001010011 0010100111 0101001110 10100 5511100 01001путем Псдвигов (П-разрядность цисел графа) в направлении от младших 17 6. разрядов к старшим, На вторых выходах кольцевого сдвигового регистра 1 формируются следующие числа:00110 01100 11000 10001 00011 01101 11010 10101 01011 10110 Согласно подключению четвертых входов кольцевого сдвигового регистра 1 к шинам логической единицы и нуля соответственно 15, 16 в запоминающие элементы 2,1, 2.2 и 2.5 записывается "1", а в 2,3, 2,4 и 2.6записывается "0", поэтому в запоминающих элементах 2.1-2.5 записывается код ориентированного цикла 11001,а в 2.2-2.6 - код ориентированногоцикла 10010. Следовательно, с выходов запоминающих элементов 2,1 и 2.6считываются числа, образованные только одним кодом ориентированного цикла, а с выходов запоминающих элементов 2,2-2.5 - образованные обоимикодами ориентированных циклов. Приподключении к выбранной адресной шине 18 соответствующего входа второгоэлемента ИЛИ 6 осуществляется считывание из ячеек 2. 1-2.5, причем с первых выходов числа 11001, 10011, 00111,01110 и 11100, а со вторых выходов00110, 01100, 11000, 1000 и 00011. При подключении к выбраннои адресной шине 18 соответствующего входа третьего элемента ИЛИ 11 осуществляется считывание из запоминающих элементов 2,2-2.6, причем с первых выходов считываются числа 10010, 00101, 01010, 10100 и 01001, а со вторых - 01101, 11010, 10101, 01011 и 10110.Если нужно выбрать число 00110 по адресу, то возбуждается соответствующая адресная вина 18, к которой подсоединяется по одному входу одного иэ элементов в ИЛИ 5.2 группы и второго элемента ИЛИ 6 (см. фиг. 1). Для выборки числа 01010 по соответствующей адресной вине 18 нужно к этой шине 18 подключить по одному входу одного из элементов в ИЛИ 5 7 группы и третьего элемента ИЛИ 11.Таким образом, предлагаемое устройство позволяет записать код ориентированной цепи в виде нескольких кодов ориентированных циклов, используя минимальное количество оборудования и тем самым повышая информационную емкость устройства, 900317формула изобретения Запоминающее устройство, содержащее накопительвыполненный на кольцевом сдвиговом регистре, содержа щем П запоминающих элементов, (П"1) запоминающих элементов которого соединены последовательно, а первые входы П запоминающих элементов соединены с шиной "Обращение", вторые вхо- в ды - с тактовой шиной, третьи входыс шиной установки в исходное состоя.- ние, четвертые входы - с соответствующими шинами логического нуля и единицы, первые выходы П запоминаю щих элементов соединены с первыми входами одних из элементов И группы, а вторые выходы - с первыми входами других элементов И группы, выходы ко" торых подключены к соответствующим 20 входам первого элемента ИЛИ, адресные шины, о т л и ч а ю щ е е с я тем, что, с целью повышения информационной емкости устройства, оно содержит группу элементов ИЛИ вто" 25 рой, третий и четвертый элементы ИЛИ, первый, второй и третий элементы И и инвертор, при этом соответствующие входы вторых элементов ИЛИ группы, второго и третьего элементов ИЛИ 30 соединены с соответствующими адресными шинами, а выходы вторых элемен,тов ИЛИ группы - со вторыми входами соответствующих элементов И группы, вход второго элемента ИЛИ соединен со входом инвертора и первым входом второго элемента И, второй вход которого подключен кь выходу первого запоминающего элемента, а выход - к пер вому входу четвертого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с выходом инвертора, а второй - с выходом П-го запоминающего элемента, пятый вход которого соединен с выходом первого элемента И, первый вход которого подключен к выходу третьего элемента ИЛИ, а второй - к пятому входу первого запоминающего элемента, а пятый вход (и)-го запоминающего элемента соединен с выходом четвертого элемента ИЛИ.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР8 491157, кл. 6 11 С 17/00, 19752. Авторское свидетельство СССРМ 565326, кл. 6 1 С 17/00, 1977900317 г фиг Составитель В. Ва Техред Н, Рейвес Редактор В. Ива Пожо оррект каз 12189/68 Т ВНИ