Запоминающее устройство с коррекцией программы

ОЮЗ СОВЕТСКИХ ЦИАЛИСТИЧЕСКИСПУБЛИК с9) (1 470 00 ПИСАНИЕ ИЗОБРЕТЕНИЯ(54) ЗАПОМИНАЮЩЕЕ УСТРЕКЦИЕЙ ПРОГРАММЫ (57) Изобретение отнолительной технике и мпользовано при создан запоминающих устройсткоррекции записанных тся к вычисет быть ис- постоянных с возможностьанных. Целью СО Дав ОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ 4063065/24-2429,04,8623.10.87. БюлЕ,Я,Ваврук681,327.6 (088Авторское свид400, кл. С 11торское свидет6140, кл. С 1 изобретения является расширение области применения устройства за счетсогласования времени выборки блоковпостоянной и полупостоянной памяти.Устройство содержит блок управления,блоки постоянной и полупостояннойпамяти, числовой регистр, коммутатор,первый и второй триггеры, генераторимпульсов, счетчик, элемент И-НЕ. Вустройстве обеспечивается согласование времени выборки блоков постоянной и полупостоянной памяти путемначальной установки счетчика, задающего время цикла устройства, соответствующее более медленному времени выборки блока полупостоянной памяти.2 илИзобретение относится к вычислительной технике и может быть использовано дЛя создания постоянных запоминающих устройств с возможностью коррекции записанных данных.Целью изобретения является расширение области применения устройства за счет использования в устройстве блоков полупостоянной памяти с раз" личным временем выборки.На фиг, 1 приведена структурная схема запоминающего устройства с коррекцией программы на Фиг, 2 - структурная схема блока управления.Устройство (Фиг1) содержит блок 1 управления, блок 2 постоянной памяти, регистр 3 кода исходного состояния, числовой регистр 4, блок 5 полупостоянной памяти, коммутатор 6, первый триггер 7, генератор 8 импульсов, счетчик 9, второй триггер 10, элемент И-НЕ 11, вход 12 синхронизации, входы 13 выбора режима, входы 14 кода адреса, установочные входы 15, выход 16 идентификации цикла считывания, выход 17 конца цикла и инФормационные выходы 18.Блок 1 управления (Фиг. 2) содержит первый 19 и второй 20 элементы И, адресный регистр 21, первый 22 и второй 23 формирователи, первую 24 и вторую 25 группы элементов И, коммутатор 26 и выходы 27 - 29Объемы блоков постоянной и полу- постоянной памяти одинаковы. На счетчике 9 осуществляется подсчет тактовых импульсов с управляемого генератора импульсов и выработка сигнала (на выходе переноса счетчика), который служит сигналом, информирующим ЦВМ или спецвычислитель о готовности данного устройства выдавать информацию.Управляемый генератор 8 импульсов Формирует на своем выходе импульсы только при единичном сигнале на его входе. Коммутатор 6 выдает на свой выход содержимое блока 2 при единичном состоянии на управляющем входе и содержимое блока 5 при нулевом состоянии на управляющем входе.Устройство работает в двух режимах:. в рабочем режиме автоматической коррекции программы при первоначальной отладке системы или переналадкеесистемы на новые задачи и в режиме ручной коррекции записанных в блок 5 полупостоянной памяти чисел. Сюда от 10 15 20 25 30 35 40 45 50 55 носится и режим первоначального ввода корректируемых чисел в блок 5.По сигналу начального пуска (цепи не приведены) первый 22 и второй 23 формирователи сбрасываются в нулевое состояние, т.е, устройство готово к работе.еРабота устройства в режиме автоматической коррекции программы задается сигналом "Считывание", поступающим по первой шине 13 управления, который разрешает прохождение тактовых импульсов (вход 12) через первый элемент И 19 на вход первого формирователя 22, На выходе 22 формирователя формируется сигнал разрешения передачи адреса считывания, который разрешает прохождение кода адреса с шины 14 через первую группу 24 элементов И на первые входы коммутатора 26. Одновременно сигнал "Считываиние открывает коммутатор 26 по первым входам, т,е, разрешает выдачу на адресные входы блоков 2 и 5 памяти кода адреса. На выходе 22, Формируется сигнал "Считывание ЗУ", по которому происходит считывание информации с блоков 2 и 5 по ранее установленному адресу. Информация с блоков 2 и 5 поступает на входы блока 6 селекции числа, Одновременно сигнал Считывание ЗУ устанавливает в единичное состояние триггер 7 (информационный вход триггера 7 подсоединен к уровню логической единицы), который запускает управляемый генератор 8 импульсов. На выходе последнего тактовые импульсы формируются только при наличии единичного уровня на его входе. Сигналы с выхода генератора 8 поступают на вход суммирования счетчика 9, который предварительно установлен согласно данным на входе 15 (вход предварительной установки счетчика 9 на фиг.1 не показан). Выход переполнения устанавливает в нулевое состояниетриггер 7, запрещающий формирование импульсов генератора 8, и в единичное состояние триггер 10,Одновременно выход переполнения служит вторым управляющим выходом устройства.В блоке 5 полупостоянной памяти имеется дополнительный информационный разряд (второй выход блока 5), указывающий на наличие коррекции по каждому адресу. Если информация откорректирована, единичный уровень нааз13470 втором выходе блока 5 вместе с единичным уровнем на выходетриггера 10 формирует сигнал нулевого уровня на выходе элемента И-НЕ 11, разрешающий прохождение через коммутатор 6 с бло-ка 5. Если информация в блоке 2 прафвильная, на втором выходе блока 5 уровень логического нуля, на выходе элемента И-НЕ .11 - уровень логической 0 единицы через коммутатор б проходит информация с блока 2, Сигналы с управляющих и информационных выходов поступают в вычислительное устройство для дальнейшей обработки.После выполнения программы вычис-лительное устройство снимает сигнал "Считывание" и работа запоминающего20 устройства с коррекцией программы в режиме автоматической коррекции программы прекращается.В режиме ручной коррекции записанных в блок 5 полупостоянной памяти чисел или первоначального ввода корректируемых чисел адрес записи устанавливается на адресном регистре 21, а информация - на регистре 3 кода исходного состояния, Сигнал Запись" приходящий по второй шине 13управления разрешает прохождение тактовых импульсов через второй элемент И 20 на вход второго 23 формирователя, на третьем выходе 23 которого формируется сигнал управления числовым регистром, по которому информация с регистра 3 кода исходного состояния записывается в числовой регистр 4.40 После этого на выходе 23 второго формирователя 23 формируется сигнал разрешения передачи адреса записи, разрешающей прохождение кода адреса45 с адресного регистра 21 через вторую группу 25 элементов И на вторые входы коммутатора 26, открытый по вторым входам, и далее на адресные входы блоков 2 и 5, На выходе 24 формирователя 23 формируется сигнал Запись11 50 ЗУ", по которому. происходит запись информации в блок 5 полупостоянной памяти. После окончания этого сигнала вычислительное устройство (выход сигнала на фиг, 1 не показан) может фор, -55 мировать следующий сигнал "Запись ЗУ", по которому происходит запись по дру- гому адресу. 974Формула изобретенияЗапоминающее устройство с коррекцией программы, содержащее блок постоянной памяти, адресные входы которого соединены с адресными входамиблока полупостоянной памяти и с одноименными выходами блока управления,выход выборки кристалла которого подключен к одноименным входам блоковпостоянной и полупостоянной памяти иявляется выходом идентификации цикла считывания устройства, входы блокауправления являются соответственновходом синхронизации выбора режимаи адресными входами устройства, выходы записи и стробирования блокауправления соединены соответственнос входом записи блока полупостояннойпамяти и с синхровходом числового регистра, информационные входы которого являются информационными входамиустройства, а выходы подключены к информационным входам блока полупостоянной памяти, информационные выходыкоторого соединены с информационными входами второй группы коммутатора,информационные входы первой группыкоторого подключены к выходам блокапостоянной памяти, а выходы являются информационными выходами устройства, о т л и ч а ю щ е е с я тем,что, с целью расширения области применения за счет согласования временивыборки блоков постоянной и полупостоянной памяти, в устройство введеныпервый и второй триггеры, генераторимпульсов, счетчик и элемент И-НЕ,причем синхровходы триггеров соединены с выходом выборки кристалла управления установочные входы счетчикаявляются одноименными входами устройства, а синхровход счетчика соединенс выходом генератора импульсов, входкоторого подключен к выходу первоготриггера, К-вход которого соединен сБ-входом второго триггера, выходомпереполнения счетчика и является выходом конца цикла устройства, выходвторого триггера подключен к первому входу элемента И-НЕ, второй входкоторого соединен с выходом признакакоррекции блока полупостоянной памяти, а выход подключен к управляющему входу коммутатора,информационные входы первого и второго триггеровсоединены соответственно с входамилогической единицы и логического нуля устройства,1347097 17 Зг Составитель О.Иса Редактор О.Головач Техред А.Кравчук, рректо ксимишинец роиэводственно-полиграФическое предприятие, г. Ужгород, ул. Проектная 21/47 ВНИИПИ по д 113035, Тираж 587 Государственно елам изобретени Москва, Ж, Р Подпискомитета СССРи открытийушская наб., д.