Запоминающее устройство с многоформатным доступом к данным

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 09) 01) 52 4 а 11 ТЕН техническийЛенина) тво СССР 00 1984. ОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗО К АВТОРСКОМУ СВИДЕТЕЛЬ(57) Изобретение относится к вычислительной технике, к разделу запоминающих устройств, и может быть использовано в вычислительных системахс параллельной обработкой информации.Целью изобретения является расширениеобласти применения устройства за счет обеспечения плавающего формата доступа к данным. Устройство содержит блок 1 памяти, блок 2 мультиплексоров данных, регистр 3 адреса, регистр 4 типа обращений, сумматор 5 по модулю два, регистр 6 адреса начального бита, преобразователь 7 кода, блок 8 мультиплексоров адреса, блок 9 элементов И, блок 10 счетчиков и регистр 11 сдвига данных, Применение запоминающего устройства для систем машинной графики, цифровой обработки иэображений существенно повысит его эффективность за счет сокращения количества обращений к памя- . ти для целого ряда задач. Наибольший ф эффект достигается в тех вычислительных системах, где считанные из памяти данные преобразуются затем в последний код, например в растровых дисплейных системах. 7 ил.Изобретение относится к вычислительной технике, к разделу запоминающих устройств, и может быть использовано в вычислительных системах с параллельной обработкой информации.Цель изобретения - расширение области применения устройства за счет обеспечения плавающего формата доступа к данным.На фиг, 1 изображена блок-схема предлагаемого устройства; на фиг, 2 варианты доступа и. формат адреса модулей памяти для предлагаемого запоминающего устройства; на фиг3 - таблица размещения данных в памятис многоформатным доступом; на фиг, 4 - таблица входных и выходных сигналов преобразователя кода (а) и один из вариантов реализации преобразователя ,кода (б); на фиг. 5 - структура блока мультиплексоров адреса и данных; на Фиг, 6 - логическая схема, распределяющая коды по счетчикам в зависимости от типа обращения; на фиг. 7 - соединение адресных входов микросхем памяти с соответствующими шинами.Запоминающее устройство с многоеформатным доступом к данным, представленное на фиг, 1, содержит блок памяти 1, блок 2 мультиплексоров данных, регистр 3 адреса, регистр 4 типа обращений, сумматор 5 по модулю два, регистр 6 адреса начального бита, преобразователь кода 7, блок 8 мультиплексоров адреса, блок 9 элементов И, блок счетчиков 10 и регистр 11 сдвига данных. Блок памяти содержит Ч модулей памяти, каждый из которых имеет объем 2 бит, где 1 -Кцелое положительное число (2 я Ы),; регистр адреса начального бита имеет ту же разрядность, что и регистр адреса и равен 1 о 8 У; преобразователь кода осуществляет преобразование двоичного кода, задаваемого в регистре адреса начального бита, в единичный унитарный код, блок мультиплексоров адреса осуществляет диадные сдвиги разрядного вектора и является идентичным блоку мультиплексоров данных; блок элементов И построен на элементах И, коммутирует "единицына соответствующие входы счетчиков в зависимости от типа обращения (строки или столбцы); блок счетчиков содержит 2 х М счетчиков, общая разрядность которых определяется емкостью используемого запоминающего устройства;10 регистр сдвиг имеет й разрядов, он применяется для восстановления требуемого порядка бит в слове,Фиг, 2 иллюстрирует доступ к данным в запоминающем устройстве, построенном в соответствии с предлагаемой блок-схемой,. Как видно из Фиг, 2.а, предлагаемая блок-схема делает возможной адресацию каждого бита данных в памяти с многоформатнымдоступом с числом модулей памяти,равным 8. Как видно из таблицы, длянулевой строки и нулевого столбцаиспользуется линейный порядок размещения данных, Для этого случая модификация адреса в соответствующихсчетчиках является тривиальной: покоду номера начального бита словаопределяются счетчики тех модулейпамяти, адрес которых должен быть модифицирован на единицу. Например,пусть номер начального бита в регистре адреса начального бита равен(101). Это значит, что при обращениик нулевому столбцу в счетчиках адреса 45 50 информации, что позволяет реализоватьплавающий Формат обращения к данным(фиг, 2.а и 2.б). При такой организации памяти к формату кода адресадобавится поле, определяющее местоположение начального бита внутриуказанного квадрата со стороной И(фиг. 2,в). Разрядность этого поляопределяется как 1 о 8Ч, а для егохранения служит регистр 6 адресаначального бита.Адресация данных в запоминающемустройстве такова, что адреса смежныхквадратов со стороною И, в которых 25 располагается требуемая информация,о т л и ч а ю т с я друг от другана единицу, Причем, лри обращении кстрокам это различие будет в адресепо горизонтали, а при обращении к 3 О столбцам - в адресе по вертикали.Это значит, что в случае размещениятребуемых данных в двух смежных квадратах (фиг. 2.а, 2.б), на одну частьмодулей памяти требуется подачапервоначального адреса, а на оставшуюся - адреса, модифицированного наединицу, Поэтому в предлагаемом устройстве адресные входы модулей памяти, идентифицирующие требуемый квад О рат со стороной Ы, имеют индивидуальную адресацию через соответствующие счетчики.На Фиг. 3 представлено размещениепо вертикали модулей памяти 5, 6, сохраняется первоначальный адрес, а в соответствующих счетчиках модулей памяти О, 1, 2, 3, 4 потребуется5 адрес, модифицированный на единицу. Функцию формирования единиц выполняет преобразователь кода. Таблица входных и выходных кодов преобразователя представлена на фиг. 4.а. Подобное преобразование выполняется довольно просто и может быть реализовано с помощью обычного дешифратора кода и нескольких схем ИЛИ (фиг. 4.б).На фиг. 3 видно, что линейный спо соб размещения данных соответствует только нулевым строкам и столбцам. Для других строк и столбцов используется диадный способ размещения данных, который потребовал в схеме наличия блока мультиплексоров адресов. Его назначение - упорядочение нулей и единиц по соответствующим счетчикам в зависимости от порядка размещения данных. Блок мультиплек соров адреса 8 идентичен блоку мультиплексоров данных 2 и имеет с ним совместное управление (фиг. 5).Назначение блока 9 элементов И состоит в коммутации нулей и единиц 30 на соответствующие счетчики (адреса по вертикали или горизонтали) в зависимости от типа обращения (столбцы или строки). По своей структуре это (2 х Ч) двухвходовых эле 35 мента И; один из входов каждого элемента И соединен с соответствующим выходом блока мультиплексоров адреса, а второй вход связан с одним из двух выходов схемы И, вырабатываю щей признак обращения (строки или столбцы) в зависимости от содержимого регистра типа обращения (фиг. 6) . Блок памяти 1 состоит из И микРо схем памяти; адресные входы которых имеют соединение, показанное на фиг, 7. Весь формат адреса, подаваемого на вход микросхем, состоит из трех полей. Первое поле (А) служит для реализации непосредственно многоформатного доступа, т.е. возможности обращения к данным по строкам и столбцам. В этом случае на блок микросхем поступают две шины - х и у. По шине подается адрес, определяющий номер строки или столбца в заданном квадрате, Значения кодов шины уполучаются после поразрядного сложе ния по модулю два кодов Б и х с помощью сумматора 5 по модулю два у= 8 + хУ выражением А (у+л И+) ч (х+л И).(2) Из выражения (2) следует, чтоесли вектор Б полностью нулевой, тоу= х+ и на всех адресных входахмикросхем памяти будет один и тот жекод х+, что соответствует выборкестроки. Если Б полностью единичныйвектор, то из (2) следует, что уф =хф,а выражение (2) преобразуется к виду(3) А = х,Из (3) следует, что при одноми том же Х на всех микросхемахпамяти выбираются биты по разнымадресам. Это соответствует режимуобращения к столбцам,Следующие 2 адресных поля микросхем памяти служат для задания требуемого квадрата в общем объеме памятии имеют индивидуальную адресацию.Данные, считанные с блока памяти,"перетасованы" в соответствии с таблицей размещения, представленной нафиг. 3, Для приведения их к требуемому порядку служит блок мультиплексоров данных, структура и управлениекоторого полностью совпадает с блоком мультиплексоров адреса (фиг. 5).На выходе блока мультиплексоровупорядоченные по битам данные циклически сдвИнуты на число разрядов,определяемое двоичным кодом регистраадреса начального бита. Например,если содержимое указанного регистраравно (101), то на выходе блока где Б - код типа обращения.В этом случае правило подключения адресных входов в блоке памяти следующее: адресные входы А" = а , с 1 , , Й, микросхем памяти с+номером И = ппф эе по соединяются с соответствующими проводами шины у = уУ , .еУоесли в соответствующих разрядах двоичного номера данной микросхемы есть 1, а остальные входы соединяются с соответствующими проводами шины хф, схема такого соединения описываетсямультиплексоров (фиг. 5) данные будутпредставлены так:С 7 а 1 2 3 41 2 3 4 5 6 7 8Чтобы получить окончательное упорядочение, необходимо произвестициклический сдвиг данных влево натри разряда, Для этой цели в схемувведен регистр сдвига, управлениекоторым осуществляется через преобразователь кода.Рассмотрим работу схемы на кон, кретном примере, Пусть число микросхем памяти равно 8. Это значит, чторегистры адреса типа обращений, адреса начального бита имеют разрядность три. Размещение данных по микросхемам представлено на фиг. 3.Адрес выбираемогоквадрата (фиг. 2.а),где располагается начальный бит слова, заносится в 16 счетчиков - подва счетчика на каждую микросхему.Разрядность счетчиков определяетсяобъемом модулей памяти. Блоки мультиплексоров адреса и данных имеюттри яруса перестановокРассмотримдва режима работы схемы,Режим чтения данных по строкам,В этом режиме содержимое регистратипа обращений нулевое. Пусть содержимое регистра адреса равно (010),а регистра начального бита-(101) .На выходе сумматора по модулю двакод уф будет совпадать с кодом х+(фиг. 7). Из таблицы размещения(фиг. 3), видно, что при указанномсодержимом регистров данные ЙЙ С Йнаходящиеся соответственно в микросхемах памяти 7, 4, 5 (строка 2фиг, 3), расположены в одном квадрате (фиг. 2.а), а данные ййЙ, Й, Й 4 (микросхемы 2, 3, О,1, 6) - в другом, адрес которого наединицу больше, Таким образом, необходимо модифицировать. счетчики микросхем 2, 3, О, 1, б. Согласно таблицы (фиг. 4.а), на выходе преобразователя кода имеем код (11111000) .Этот код подается на вход блокамультиплексоров данных, имеющимуправление от регистра адреса, тоесть х,ф = ф, х 11 = 1, х 21=Ф.В случае подачи на любой ярус управления блока мультиплексоров нуля,коммутация сигнала идет по штриховой линии, в случае единицы - по сплошной, Нетрудно проследить, что призаданных условиях на выходе блокаммультиплексоров адреса код изменитсяна (11110010), т.е, модификации будут подвергнуты счетчики микросхемпамяти с номерами О, 1, 2, 3, 6, чтои требуется. Так как регистр типа 1 О обращений содержит признак обращенияпо строкам, то модифицированы будуттолько счетчики, формирующие адреспо горизонтали. Данные, считанныес блока памяти будут расположены в 15 следующем порядке (в соответствиис табл. фиг. 3).20 После прохождения блока мультиплексоров порядок следования данных будет следующим0 1 1 3 4 5 С25Однако, помня о том, что начальнымсбитом слова является с 1, следует сдвинуть циклически данные на 5 разрядов влево или на 3 разряда вправо. Таким З 0 образом, окончательно по выходе регистра сдвига данные будут представлены так:10 1 г 3 435Режим чтения данных по столбцам.В этом случае содержимое регистратипа обращений единичное, Так какразмещение дачных в памяти (фиг. 3)40 симметрично в обоих направлениях, торабота схемы будет аналогична предыдущему варианту, за исключением изменения содержимого шины У (фиг. 7)схф на х+,Введение в схему регистра 6 адреса начального бита, преобразователякода 7, блока мультиплесоров адреса8, блока 9 элементов И, блока счетчика 10, регистра сдвига 11 незначительно усложняет схему, но даетзначительное преимущество по сравнению с известным устройством. Применение данного запоминающего устройства для систем машинной графики,цифровой обработки изображений существенно повышает его эффективностьза счет сокращения количества обращений к памяти для целого ряда задач.Наибольший эффект достигается в тех34259 обеспечения плавающего формата доступа к данным, в него введены регистрадреса начального бита, преобоаэователь кода, блок мультиплексоров адреса, блок элементов И, блок счетчикови регистр сдвига, причем выход регистра адреса начального бита подключен к входу преобразователя кода,выход которого подключен к информационному входу блока мультиплексоровадреса, выходы которого подключены кодним из входов блока элементов И,выходы которых соединены со счетными 15 входами блока счетчиков, выходы которого соединены с адресными входамигруппы блока памяти, управляющие входы блока мультиплексоров адреса подключены к выходу регистра адреса, 20другие входы блока элементов И соединены с выходом регистра типа обращений, управляющий вход регистрасдвига соединен с выходом преобразователя кода, а информационные вычислительных системах, где считанные из памяти данные преобразуютсязатем в.последовательный код, например, в растровых дисплейных системах. формула из обре те ни яЗапоминающее устройство с много- форматным доступом к данным, содержащее регистр типа обращений, регистр адреса, сумматор по модулю два, блок мультиплексоров данных и блок памяти, причем выход регистра типа обращений соединен с одним из входов сумматора по модулю два, выход которого соединен с первым адресным входом блока памяти, выход регистра адреса соединен с другим входом сумматора по модулю два, управляющим входом блока мультиплексоров данных и вторым адресным входом блока памяти, выходы которого подключены к информационным входам блока мультиплексоров данЙМх, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения устройства за счет 25 входы регистра сдвига подключены к выходам блока мультиплексоров данных,1345259 1 У 5 ххУп оставитель В. ФокинаехредЛ.Сердюкова Коррект Шароши Редактор И. Сегл 27/51 а наб., д. ч/5 роизводстненно-полиграфическое прецпрпятие, г. Ужгород, ул. Проектная,Гираж 5 ВНИИПИ Государ по делам и 113035, Москва, М